具有单片集成结构的光电收发芯片、其制作方法与应用

    公开(公告)号:CN112151520A

    公开(公告)日:2020-12-29

    申请号:CN201910560294.6

    申请日:2019-06-26

    Abstract: 本发明公开了一种具有单片集成结构的光电收发芯片、其制作方法及应用。所述单片集成的光电收发芯片包括集成设置的发光二极管与光探测器,所述发光二极管与光探测器之间设置有反射镜结构,所述反射镜结构至少用于防止所述发光二极管发射的光线向所述光探测器传输。进一步的,所述反射镜结构还用于将所述发光二极管发射的至少部分光线向所述发光二极管的出光面反射。本发明实施例提出的光电收发芯片具有尺寸小、制作方法简单、集成度高,且发光二极管和光探测器不会相互影响等优点,可大幅提升可见光通信模块的器件性能和稳定性。

    云母薄膜的制备方法及晶体管

    公开(公告)号:CN106601613B

    公开(公告)日:2019-12-06

    申请号:CN201510684066.1

    申请日:2015-10-20

    Abstract: 本发明公开了一种云母薄膜的制备方法,其包括:将衬底放置于真空的脉冲激光沉积设备中;利用脉冲激光熔蚀云母靶材,使云母靶材的表面产生等离子体羽辉,所述等离子体羽辉沉积在所述衬底上生长形成均匀的云母薄膜。本发明还公开了一种晶体管,其包括利用该制备方法制备的云母薄膜。本发明的晶体管引入云母薄膜作为电介质层,由于云母的层状二维纳米结构具有超薄的厚度,有利于晶体管的栅极调制,并且有助于晶体管在纵向方向的高密度集成。此外,云母薄膜的表面非常光滑,这个特征使晶体管的载流子能够免于表面粗糙度及陷阱态的影响,从而晶体管能够获得较高的载流子迁移率。

    一种抑制电流崩塌效应的增强型HEMT器件及其制备方法

    公开(公告)号:CN106783994B

    公开(公告)日:2019-08-23

    申请号:CN201510822198.6

    申请日:2015-11-24

    Abstract: 本发明公开了一种抑制电流崩塌效应的增强型HEMT器件及其制备方法。该HEMT器件包括异质结构以及与异质结构连接的源极、漏极和栅极,该异质结构包括作为沟道层的第一半导体和作为势垒层的第二半导体,该第二半导体形成于第一半导体上,该异质结构内形成有二维电子气;该第二半导体上还依次形成有量子阱层和第三半导体,该第三、第二半导体的导电类型不同,该栅极与第三半导体电性接触。本发明通过在增强型HEMT器件中的栅极区域及非栅极区域直接集成量子阱结构,使得器件处于开态时,同时能够实现发光,该发光可以有效辐射在栅‑漏、栅‑源之间的表面区域并深入至材料内部,能够加快被各类缺陷态所俘获的电子的释放过程,从而有效抑制器件电流崩塌效应。

    一种太赫兹光源器件及其制作方法

    公开(公告)号:CN106653838B

    公开(公告)日:2019-05-17

    申请号:CN201510740432.0

    申请日:2015-11-04

    Abstract: 本发明公开了一种太赫兹光源器件及其制作方法。所述器件包括主要由第一、第二半导体组成的异质结以及与所述异质结连接的电极,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,并且所述异质结内分布有二维电子气;所述第二半导体表面还分布有复数基于V型坑的孔结构,所述基于V型坑的孔结构与分布于所述异质结中的相应穿透位错相连接。本发明通过在太赫兹光源器件的外延生长过程中故意引入基于V型坑的孔结构,极为有利于纵向栅极注入电流激发技术方案的实现,可以避免背景黑体辐射带来的噪音问题,同时还能大幅提高能量转化效率和输入电功率,以及大幅提高太赫兹辐射功率和辐射效率。

    氮化物半导体发光器件及其制作方法

    公开(公告)号:CN108305918A

    公开(公告)日:2018-07-20

    申请号:CN201710022586.5

    申请日:2017-01-12

    Abstract: 本申请公开了一种氮化物半导体发光器件及其制作方法。所述氮化物半导体发光器件包括外延结构,所述外延结构具有第一面和与第一面相背对的第二面,所述第一面为 面并位于所述外延结构的n型侧,所述第二面位于所述外延结构的p型侧,所述外延结构的n型侧与n型电极电性接触,p型侧与p型电极电性接触,并且所述第一面形成有脊型波导结构。本申请的氮化物半导体发光器件,特别是III-V族氮化物半导体激光器或超辐射发光二极管具有电阻低、内损耗低、阈值电流小、热阻小、稳定性和可靠性好等优点,同时其制备工艺简单易实施。

    FinFET结构及其制作方法和应用
    29.
    发明公开

    公开(公告)号:CN119384011A

    公开(公告)日:2025-01-28

    申请号:CN202310913119.7

    申请日:2023-07-24

    Abstract: 本发明公开了一种FinFET结构及其制作方法和应用。FinFET结构包括:异质结,其包括沟道层和势垒层,沟道层的表面具有沿第一方向依次分布的源区、栅区和漏区,栅区包括沿第二方向间隔分布的多个选定区域,多个选定区域上叠设有势垒层,以形成多个鳍状结构;第一欧姆接触层,其叠设在沟道层表面的源区上;第二欧姆接触层,其叠设在沟道层表面的漏区上;以及,源极、漏极和栅极,栅极至少连续叠设在多个鳍状结构的顶端面和侧壁上;源极设置在第一欧姆接触层上,漏极设置在第二欧姆接触层上。本发明采用薄势垒异质结外延结构,并借助二次外延生长欧姆接触层,制备近全栅控短沟道器件,可同时实现低膝点电压与增强型工作模式,从而满足射频前端PA应用场景。

Patent Agency Ranking