-
公开(公告)号：CN117978162A
公开(公告)日：2024-05-03
申请号：CN202410122932.7
申请日：2024-01-29
Applicant: 中国科学院微电子研究所
IPC: H03M1/00 , H03M1/46 , G06F30/373 , G06F30/367 , G06F119/06
Abstract: 本申请公开一种应用于高精度ADC的基于DWA的改进型算法和装置，涉及集成电路设计领域。包括：根据输入信号和指针信号，对所述电容阵列按照预设选择逻辑以组为单位进行轮转选择，分别依次确定每组电容中多个单位电容对应的高位逻辑值；根据所述输入信号和所述指针信号，对所述电容阵列按照预设选择逻辑在组内进行选择，基于逻辑控制确定固定位对应的低位逻辑值；基于所述高位逻辑值和所述低位逻辑值完成所述高精度ADC的动态器件匹配，采用预设选择逻辑也即是电容分组配合DWA算法的方式，降低DWA电路复杂度，在应用于ADC中，在牺牲较小硬件的前提下提高ADC的精度，实现低功耗、高精度的ADC电路。
-
公开(公告)号：CN117829058A
公开(公告)日：2024-04-05
申请号：CN202211182652.2
申请日：2022-09-27
Applicant: 中国科学院微电子研究所
IPC: G06F30/367
Abstract: 本发明公开了一种碳纳米管场效应晶体管建模方法及装置，其中方法包括：构建基于nano模型的碳纳米管场效应晶体管的描述模型；描述模型为解析模型，描述模型包括带带隧穿电流模型，带带隧穿电流模型中设置有修正端口电压的基准电压，基准电压为所述碳纳米管场效应晶体管的衬底与源端之间的压差；获取碳纳米管场效应晶体管的直流参数；基于描述模型和所述直流参数，获得碳纳米管场效应晶体管的目标模型。本发明提高了构建的CNTFET模型的准确性。
-
公开(公告)号：CN117790402A
公开(公告)日：2024-03-29
申请号：CN202311797876.9
申请日：2023-12-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/762 , H01L27/12
Abstract: 本发明提供了一种双埋氧绝缘体上硅晶圆及其制备方法。本发明的双埋氧绝缘体上硅晶圆的制备方法，包括如下步骤：S1：向第一硅晶圆中注氢，形成第一注氢硅晶圆；S2：采用热氧化法在第二硅晶圆表面生成SiO2层作为第二埋氧层，将第一注氢硅晶圆翻转与第二埋氧层键合；S3：键合后剥离部分第一注氢硅晶圆，随后采用热氧化法在第一注氢硅晶圆表面生成SiO2层作为第一埋氧层；S4：向第三硅晶圆中注氢，形成第二注氢硅晶圆；S5：将第二注氢硅晶圆翻转与第一埋氧层键合，键合后剥离部分第二注氢硅晶圆，制得双埋氧绝缘体上硅晶圆。本发明的制备方法能够制备高质量的薄埋氧层，同时能够精确控制埋氧层的厚度。
-
公开(公告)号：CN117594523A
公开(公告)日：2024-02-23
申请号：CN202311800645.9
申请日：2023-12-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/762 , H01L27/12
Abstract: 本发明提供了一种绝缘体上硅晶圆及其制备方法。本发明的绝缘体上硅晶圆的制备方法，包括如下步骤：S1：向硅晶圆中注氢，形成注氢硅晶圆；S2：在另一硅晶圆上生长SiO2作为BOX，随后将注氢硅晶圆翻转与BOX键合；S3：键合后采用研磨法进行剥离以去除部分注氢硅晶圆，制得绝缘体上硅晶圆。本发明的绝缘体上硅晶圆具有更低的背栅漏电能力。本发明的制备方法具有精确控制硅层厚度等特点，有利于制备较薄硅层的绝缘体上硅晶圆。
-
公开(公告)号：CN117594522A
公开(公告)日：2024-02-23
申请号：CN202311799582.X
申请日：2023-12-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/762 , H01L27/12
Abstract: 本发明提供了一种新型绝缘体上硅晶圆及其制备方法。本发明的新型绝缘体上硅晶圆的制备方法，包括如下步骤：S1：在硅晶圆上制备TRL或多孔硅并注氢，形成注氢硅晶圆；S2：在衬底上生长SiO2作为BOX2，将注氢硅晶圆翻转与BOX2低温键合；S3：高温剥离后在TRL或多孔硅上生长SiO2作为BOX1；S4：向硅晶圆中注氢，随后翻转与BOX1低温键合，高温剥离后形成SOI，制得新型绝缘体上硅晶圆。本发明的新型绝缘体上硅晶圆具有更低的背栅漏电能力。
-
Patent Agency Ranking
公开(公告)号：CN117439592A
公开(公告)日：2024-01-23
申请号：CN202311397324.9
申请日：2023-10-25
Applicant: 中国科学院微电子研究所
IPC: H03K19/003 , H03K19/018 , H03K17/16 , H03K17/041 , H03K17/687
Abstract: 本发明公开一种高压栅驱动电路，本发明涉及集成电路技术领域，用于解决现有技术中无法实现对dV/dt噪声免疫，导致在高频高压高dV/dt噪声环境下无法正常工作的问题。包括：逻辑控制模块、窄脉冲发生器模块、高压侧通道和低压侧通道；高压侧通至少包括交叉耦合高压电平位移电路、高边欠压保护模块、RS触发器模块、滤波模块和高边驱动模块；交叉耦合高压电平位移电路至少包括两个横向双扩散的LDMOS管、齐纳二极管、NMOS管以及多个负载电阻；NMOS管与部分负载电阻构成交叉耦合结构；两个横向双扩散的LDMOS管由窄脉冲发生器模块驱动。本发明能够实现dV/dt噪声的完全免疫，使高压栅驱动电路在高频高压高dV/dt噪声环境下仍能正常工作。
-
公开(公告)号：CN117172019A
公开(公告)日：2023-12-05
申请号：CN202311175456.7
申请日：2023-09-12
Applicant: 中国科学院微电子研究所
IPC: G06F30/20 , G06F119/08
Abstract: 本发明公开一种碳纳米管场效应晶体管建模方法、装置及设备，涉及半导体技术领域，用于解决现有技术中Stanford Model在不同的基准电压下IV转移特性曲线不一致，导致无法精确模拟器件电学特性的问题。包括：获取具有多个碳纳米管的场效应管对应的场效应管器件模型；在场效应管器件模型中表面势迭代计算部分引入源端输入电压进行优化，得到优化后的场效应管器件模型；提取优化后的场效应管器件模型对应的IV特性参数；基于IV特性参数生成目标场效应晶体管模型；所述目标场效应晶体管模型在不同的基准电压下对应的IV转移特性曲线一致。从而可以更加精确地模拟器件电学特性。
-
公开(公告)号：CN112327581B
公开(公告)日：2023-08-18
申请号：CN202011185733.9
申请日：2020-10-29
Applicant: 中国科学院微电子研究所
IPC: G03F7/20
Abstract: 本发明涉及半导体技术领域，具体涉及一种用于获取最佳曝光剂量的设计版图的优化方法及电子束曝光方法，包括以下步骤：将设计版图分割成若干个曝光单元；在至少一个曝光单元内形成多组图形；在至少一组图形内形成多种不同尺寸的线条。本发明实施例通过优化设计版图，这样可以在一个曝光单元10里得到不同尺寸线条对应的曝光剂量，避免显影的不均匀性造成的测试结果不准确，此外还可以在一次切片即可得到不同曝光剂量的截面结果，方便查看切片结果。
-
公开(公告)号：CN116204035A
公开(公告)日：2023-06-02
申请号：CN202310267481.1
申请日：2023-03-20
Applicant: 中国科学院微电子研究所
IPC: G05F1/573
Abstract: 本发明提供一种过流阈值可外部调控的过流保护电路，其中，电流基准模块的输出端与电流比较模块的基准输入端相连；电流比较模块的N个比较输入端与电流检测模块的N个检测端一一对应相连；电流比较模块的N个输出端与控制模块的N个输入端一一对应相连；控制模块的输出端与电流检测模块的控制端相连；电流检测模块的使能端作为过流保护电路的使能端；电流检测模块的输出端作为过流保护电路的输出端；结合电流基准模块、电流比较模块、电流检测模块和控制模块，使过流保护电路产生N个过流阈值，还能够通过输入使能信号对不同的过流阈值进行调控，能够大大降低电路的静态功耗，提升电路的可靠性和稳定性。
-
公开(公告)号：CN115686167A
公开(公告)日：2023-02-03
申请号：CN202211491255.3
申请日：2022-11-25
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种背栅电压控制电路、方法及芯片，涉及集成电路技术领域，所述控制电路包括：目标电路，所述背栅电压用于控制所述目标电路工作；检测电路，所述检测电路用于检测所述目标电路的输出值；调节电路，所述调节电路的输入端与所述检测电路的输出端连接，用于所述调节电路通过所述检测电路获取所述目标电路的输出值，所述调节电路根据所述输出值计算输出背栅电压，并输出背栅电压至目标电路的输入端，以控制所述目标电路正常工作。本申请可以针对温度、电压波动、辐照、老化等特殊环境，产生响应，恢复目标电路的工作状态。
-
-
-
-
-
-
-
-
-
Search Results
231
records
(took 0.098 seconds)
