公开(公告)号：CN118041365A

公开(公告)日：2024-05-14

申请号：CN202410064615.4

申请日：2024-01-16

Applicant: 中国科学院微电子研究所

Inventor： 李博 ,  张超 ,  刘畅 ,  张轩 ,  赵海涛 ,  苏泽鑫 ,  罗骞 ,  蒋大汇 ,  孙赫 ,  胡韬

IPC: H03M1/34 ,  H03M1/00 ,  H03M1/08

Abstract: 本发明公开一种比较器电路，本发明涉及集成电路技术领域，用于解决现有技术中无法同时兼顾低噪声和低功耗的问题。包括：时间放大器、压控振荡器、鉴相器、计数器以及控制模块；时间放大器与压控振荡器连接，多路选择器还与鉴相器连接；鉴相器与控制模块连接；控制模块用于控制整个比较器电路；计数器用于记录压控振荡器的振荡次数，当振荡次数大于预设次数时，触发时间放大器工作，将压控振荡器输出的延时差进行放大。通过增加NOC计数模块和TA控制模块，利用TA与NOC，减小基于VCO的比较器的功耗与噪声，考虑功耗和噪声的折中关系，通过对TA的灵活控制，实现低功耗、低噪声的比较器电路，同时兼顾低噪声和低功耗。

公开(公告)号：CN117978162A

公开(公告)日：2024-05-03

申请号：CN202410122932.7

申请日：2024-01-29

Applicant: 中国科学院微电子研究所

Inventor： 刘畅 ,  张超 ,  李博 ,  张轩 ,  赵海涛 ,  苏泽鑫 ,  罗骞 ,  蒋大汇 ,  孙赫 ,  胡韬

IPC: H03M1/00 ,  H03M1/46 ,  G06F30/373 ,  G06F30/367 ,  G06F119/06

Abstract: 本申请公开一种应用于高精度ADC的基于DWA的改进型算法和装置，涉及集成电路设计领域。包括：根据输入信号和指针信号，对所述电容阵列按照预设选择逻辑以组为单位进行轮转选择，分别依次确定每组电容中多个单位电容对应的高位逻辑值；根据所述输入信号和所述指针信号，对所述电容阵列按照预设选择逻辑在组内进行选择，基于逻辑控制确定固定位对应的低位逻辑值；基于所述高位逻辑值和所述低位逻辑值完成所述高精度ADC的动态器件匹配，采用预设选择逻辑也即是电容分组配合DWA算法的方式，降低DWA电路复杂度，在应用于ADC中，在牺牲较小硬件的前提下提高ADC的精度，实现低功耗、高精度的ADC电路。