公开(公告)号：CN114999999A

公开(公告)日：2022-09-02

申请号：CN202210702808.9

申请日：2022-06-21

Applicant: 上海华力集成电路制造有限公司

Inventor： 陈彩云 ,  张磊 ,  陈昊瑜

IPC: H01L21/764 ,  H01L23/50 ,  H01L27/11524 ,  H01L27/11529

Abstract: 本发明提供一种改善NAND flash空气间隙中介质材料残留的方法，单元区设有间隔排布的多个字线结构；在字线结构之间填充介质层；在填充满的介质层上及字线结构顶部覆盖一层氧化层；旋涂光刻胶，经曝光、显影将单元区暴露，周围器件区仍被光刻胶覆盖，将周围器件区上的光刻胶作为阻挡层，刻蚀单元区以去除字线结构上半部分的介质层以及氧化层，将字线结构上半部分暴露出；在暴露出的字线结构上覆盖一层镍，之后进行退火处理，使得被暴露出的字线结构形成为硅化镍；将字线结构之间剩余的介质层去除。本发明的改善NANDflash空气间隙中介质材料残留的方法，通过将SiN去除工艺移到硅化镍之后，可以去除高深宽比带来的影响，避免最终形成残留物。

公开(公告)号：CN119486249A

公开(公告)日：2025-02-18

申请号：CN202411589178.4

申请日：2024-11-07

Applicant: 上海华力集成电路制造有限公司

Inventor： 任思宇 ,  顾珍 ,  钱亚峰 ,  张磊 ,  陈昊瑜

IPC: H10D84/03

Abstract: 本申请提供一种改善STI上不同厚度栅氧交界处形貌的方法，包括：步骤一，提供一衬底，衬底上形成有浅沟槽隔离，在衬底上形成栅氧化层；步骤二，形成光刻胶掩膜层后，刻蚀露出的栅氧化层；步骤三，修整光刻胶掩膜层，以调整光刻胶掩膜层的边界；步骤四，再次刻蚀露出的栅氧化层；步骤五，去除光刻胶掩膜层后，在衬底上形成栅极。通过对栅氧化层上形成的光刻胶掩膜层的多次修整逐步调整光刻胶掩膜层的边界，每次修整后均实施一次对栅氧化层的刻蚀，可以获得形貌平缓的栅氧交界，减少后续工艺在栅氧交界处形成的残留，进而提升器件性能。

公开(公告)号：CN118248547A

公开(公告)日：2024-06-25

申请号：CN202410269068.3

申请日：2024-03-08

Applicant: 上海华力集成电路制造有限公司

Inventor： 刘浩 ,  张磊

IPC: H01L21/321

Abstract: 本发明提供一种改善金属层研磨负载的方法，提供衬底，衬底上形成有多层膜层，在膜层上形成有开口图形，形成覆盖开口图形的主体金属层，获取主体金属层研磨至所需高度的监测数据；根据监测数据建立研磨负载模型，研磨负载模型包括折线图，其中：横坐标为研磨时间；纵坐标为主体金属层的凹陷高度；各膜层对应的线段斜率反应了研磨此膜层时对整体主体金属层的修复速度；获取研磨负载模型中的平衡线，平衡线为平行于X轴的一直线，平衡线与折线图终点之间的距离用于表征研磨负载的大小；根据负载模型改变工艺参数，使得平衡线与折线图终点之间的距离减小。本发明能够在膜层设计阶段就开始介入，可以有效减小每层膜层CMP后的负载。

公开(公告)号：CN117241581A

公开(公告)日：2023-12-15

申请号：CN202311152910.7

申请日：2023-09-07

Applicant: 上海华力集成电路制造有限公司

Inventor： 彭娜 ,  贺可强 ,  张磊 ,  陈昊瑜

IPC: H10B41/20 ,  H10B41/35 ,  H10B41/42

Abstract: 本发明提供一种避免嵌入式闪存中存储区栅极损伤的方法，提供衬底，衬底上形成有存储区、高压器件区和逻辑区，存储区上形成有第一栅极结构，第一栅极结构为存储区的栅极结构，高压器件区和逻辑区中形成有第二栅极结构，第二栅极结构包括位于衬底上的第一隧穿氧化层以及位于第一隧穿氧化层上的伪栅多晶硅层，第一、二栅极结构的高度差为预设范围内，高压器件区和逻辑区中的第二栅极结构上形成有的氮化硅硬掩膜层和位于氮化硅硬掩膜层的二氧化硅硬掩膜层，在衬底上形成覆盖第一、二栅极结构的刻蚀停止层。本发明避免了回刻蚀过程中存储区多晶硅栅极上面没有硬掩膜层带来的栅极损伤的问题，进而可以提高嵌入式闪存器件性能。

公开(公告)号：CN116847653A

公开(公告)日：2023-10-03

申请号：CN202310538539.1

申请日：2023-05-12

Applicant: 上海华力集成电路制造有限公司

Inventor： 陈彩云 ,  顾珍 ,  张磊 ,  陈昊瑜

IPC: H10B41/30 ,  H01L21/324 ,  H01L21/265 ,  H01L21/768

Abstract: 本发明提供一种改善金属浮栅存储器读取性能的方法，半导体结构包括多个凹槽，凹槽之间填充有覆盖多晶硅结构的氧化物；依次沉积隧穿氧化层、ALD TiN层和第一ALD氧化层；光刻定义出存储区；去除非存储区上的第一ALD氧化层、ALD TiN层和隧穿氧化层；沉积第二ALD氧化层；去除存储区氧化物上表面及存储区的凹槽底部的第二ALD氧化层、第一ALD氧化层、ALD TiN层和隧穿氧化层；并去除非存储区的氧化物上表面及凹槽底部的第二ALD氧化层；对半导体结构进行高温热处理，并进行第一次离子注入；对半导体结构的表面进行预处理，以改善半导体结构中异质结的界面状态；在半导体结构表面沉积TiN阻挡层；在存储区和非存储区的凹槽内填充钨。

公开(公告)号：CN116799045A

公开(公告)日：2023-09-22

申请号：CN202310288241.X

申请日：2023-03-22

Applicant: 上海华力集成电路制造有限公司

Inventor： 陈彩云 ,  顾珍 ,  张磊 ,  陈超 ,  陈昊瑜

IPC: H01L29/423 ,  H10B41/47 ,  H01L29/40

Abstract: 本发明提供一种改善超薄金属浮栅连续性的方法，半导体结构包括多个凹槽，沉积隧穿氧化层覆盖凹槽表面；在隧穿氧化层上依次淀积第一ALD SiN层、浮栅TiN层、第一ALD氧化层；光刻定义出存储区；去除非存储区上的第一ALD氧化层和浮栅TiN层；去除存储区上的第一ALD氧化层及存储区的凹槽侧壁以外的浮栅TiN层；在半导体结构上依次沉积第二ALD SiN层、第二ALD氧化层、氮化硅层；去除半导体结构上表面及沟槽底部的氮化硅层、第二ALD氧化层、第二ALD SiN层、第一ALD SiN层及隧穿氧化层，将沟槽的底部及半导体结构表面露出。本发明的方法从工艺集成的角度，便于实现和现有工艺的兼容，而且易于在工艺上实现。

公开(公告)号：CN119795023A

公开(公告)日：2025-04-11

申请号：CN202510105625.2

申请日：2025-01-22

Applicant: 上海华力集成电路制造有限公司

Inventor： 张磊

IPC: B24B37/10 ,  B24B37/34 ,  B24B37/005 ,  B24B53/017 ,  B24B57/02

Abstract: 本发明提供一种研磨装置，包括研磨垫和研磨台，研磨垫放置于研磨台上，研磨台带动研磨垫同步旋转；待加工晶圆，待加工晶圆需进行金属结构的研磨；晶圆固定装置，其用于固定待加工晶圆；研磨修整盘，研磨修整盘包括衬底，衬底上设置有隔离层和凸出的研磨颗粒，衬底上还形成有与金属结构相同材料的金属离子补充结构，其用于研磨机台处于空置状态或研磨测试晶圆时，对研磨垫进行研磨以维持其粗糙度、以及同时研磨金属离子补充结构产生金属离子；磨料喷头，其用于喷洒研磨液和/或纯净水。本发明确保研磨修整盘上始终产生新的金属离子，整体环境保持一致，从而使化学反应始终处于一个稳定的状态，产品片在研磨过程中始终保持较高且稳定的研磨速率。

公开(公告)号：CN118191998A

公开(公告)日：2024-06-14

申请号：CN202410390348.X

申请日：2024-04-01

Applicant: 上海华力集成电路制造有限公司

Inventor： 郭凯 ,  康小平 ,  贺可强 ,  张磊

IPC: G02B6/12 ,  G02B6/124 ,  G02B6/136

Abstract: 本发明提供一种光栅耦合结构，包括SOI衬底，其包括硅衬底、埋氧层以及上方的顶层硅层；在顶层硅层上形成有第一硬掩膜层，第一硬掩膜层及其下方的刻蚀停止层、顶层硅层上形成有第一岛结构，第一岛结构之间的第一开口图形以定义出不同大小的光波导窗口；第一岛结构上形成有多种脊型波导结构，脊型波导结构的剖面形状为倒T型，脊型波导结构具有不同的刻蚀深度以及不同宽度的凸起部分，各脊型波导结构中凸起部分到其两侧的距离均为预设值；在位于第一岛结构侧方SOI衬底上的第一硬掩膜层、及其下方的顶层硅层上形成有光栅耦合器；覆盖各脊型波导结构的第二硬掩膜层。本发明采用逐渐减少光栅的长度，达到减少折射率的损耗的目的。

公开(公告)号：CN116540489A

公开(公告)日：2023-08-04

申请号：CN202310442773.4

申请日：2023-04-23

Applicant: 上海华力集成电路制造有限公司

Inventor： 陈超 ,  顾珍 ,  张磊 ,  陈昊瑜

IPC: G03F1/38 ,  G03F1/44 ,  G03F1/72 ,  G03F9/00 ,  G01J5/00

Abstract: 本申请提供一种针对光刻中光罩热效应的修正方法，包括：步骤S1，通过测量掩膜版光罩在光刻测试作业中的温度变化和套准偏差，预先建立该掩膜版光罩的套准偏差修正模型；步骤S2，实时测量掩膜版光罩单个或多个位置的温度，代入步骤S1中建立的套准偏差修正模型，计算出套准偏差的补偿值；步骤S3，根据步骤S2中得到的套准偏差的补偿值，在量产连续作业的每次作业开始前进行套准偏差的补偿；步骤S4，重复实施步骤S2和步骤S3，直至量产连续作业的所有作业完成。根据本申请，可以在一次量产连续作业中为每一次的作业给出精准的套准偏差修正，增加了受光罩热效应影响的一次量产连续作业的作业次数，从而提高作业效率和质量。

公开(公告)号：CN116156884A

公开(公告)日：2023-05-23

申请号：CN202310172513.X

申请日：2023-02-24

Applicant: 上海华力集成电路制造有限公司

Inventor： 顾珍 ,  张磊 ,  陈昊瑜

IPC: H10B41/30 ,  H01L21/28 ,  H01L29/423

Abstract: 本申请提供一种金属浮栅存储器及其制造方法，所述方法包括：步骤S1，提供一衬底，在衬底内形成沟槽；步骤S2，依次形成位于沟槽内并向上延伸的金属浮栅层和覆盖金属浮栅层侧壁的第一氮化硅层；步骤S3，形成位于沟槽内并向上延伸的源线层；步骤S4，形成覆盖金属浮栅层顶部的第二氮化硅层；步骤S5，在衬底上形成字线层，字线层覆盖金属浮栅层远离源线层的一侧。通过形成覆盖金属浮栅层侧壁的第一氮化硅层和覆盖金属浮栅层顶部的第二氮化硅层，可以防止金属浮栅层顶部区域的氧化，降低擦除电压，提升擦除速度。