-
公开(公告)号：CN115641888A
公开(公告)日：2023-01-24
申请号：CN202210857130.1
申请日：2022-07-20
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/409 , G11C29/42
Abstract: 提供了半导体存储器装置和存储器系统。半导体存储器装置包括：存储器单元阵列，其包括多个存储器单元行、行锤击管理电路和刷新控制电路。行锤击管理电路响应于来自外部存储器控制器的激活命令对与多个存储器单元行中的每一个关联的访问次数进行计数，以将计数值作为计数数据存储在多个存储器单元行中的每一个中；行锤击管理电路基于计数值确定与多个存储器单元行中的被密集访问超过预定参考次数的至少一个存储器单元行关联的锤击地址；并且行锤击管理电路执行内部读取‑更新‑写入操作。刷新控制电路接收锤击地址，并且对物理地邻近于与锤击地址对应的存储器单元行的受害存储器单元行执行锤击刷新操作。
-
公开(公告)号：CN115482870A
公开(公告)日：2022-12-16
申请号：CN202210553274.8
申请日：2022-05-19
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括存储器单元阵列和循环冗余校验(CRC)引擎。存储器单元阵列包括结合到多条字线和多条位线的多个易失性存储器单元。CRC引擎在对存储器单元阵列的存储器操作中：检测通过链路从半导体存储器装置外部的存储器控制器提供的主数据和系统奇偶校验数据中的错误，基于系统奇偶校验数据生成错误标志并将错误标志发送到存储器控制器，错误标志指示检测到的错误是对应于与链路相关联的第一类型的错误还是对应于与易失性存储器单元相关联的第二类型的错误。
-
公开(公告)号：CN113658964A
公开(公告)日：2021-11-16
申请号：CN202110458032.6
申请日：2021-04-27
Applicant: 三星电子株式会社 , 韩国航空大学校产学协力团
IPC: H01L27/146 , H04N3/14 , H04N5/335
Abstract: 公开了滤光器、图像传感器、相机和电子装置。该滤光器包括包含第一材料的近红外吸收层，第一材料配置为吸收属于近红外波长谱的第一波长谱中的光。该滤光器包括与近红外吸收层相邻的补偿层，补偿层包括与第一材料不同的第二材料。该滤光器包括通过补偿层与近红外吸收层间隔开的超材料结构，超材料结构配置为吸收或反射与第一波长谱至少部分地重叠的第二波长谱中的光。
-
公开(公告)号：CN112447784A
公开(公告)日：2021-03-05
申请号：CN202010903530.2
申请日：2020-09-01
Applicant: 三星电子株式会社
IPC: H01L27/146 , H01L27/148 , H04N5/225
Abstract: 一种组合结构包括单位单元的面内图案，其中每个单位单元包括纳米结构和光吸收层，每个纳米结构具有比近红外波长小的尺寸，该光吸收层与纳米结构相邻并包括配置为吸收近红外波长光谱的至少一部分中的光的近红外吸收材料。纳米结构在单位单元中限定纳米结构阵列，并且组合结构的在近红外波长光谱中的透射光谱的在50％透射率处的波长宽度比纳米结构阵列的在近红外波长光谱中的透射光谱的在50％透射率处的波长宽度宽。
-
-
Patent Agency Ranking
公开(公告)号：CN118571278A
公开(公告)日：2024-08-30
申请号：CN202311428366.4
申请日：2023-10-31
Applicant: 三星电子株式会社
Abstract: 提供了存储器件以及操作包括该存储器件的存储器系统的方法。所述存储器件包括：分频电路，所述分频电路被配置为基于数据时钟信号生成内部数据时钟信号，其中，所述数据时钟信号针对第一时间段具有第一电压电平并且在与所述第一时间段连续的第二时间段期间切换；检测电路，所述检测电路被配置为基于所述内部数据时钟信号生成与所述第一电压电平相对应的反馈数据；以及输入/输出电路，所述输入/输出电路被配置为向外部装置输出所述反馈数据。
-
公开(公告)号：CN117995257A
公开(公告)日：2024-05-07
申请号：CN202311094693.0
申请日：2023-08-29
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列和裸片上纠错码(ECC)引擎。在写入操作期间，裸片上ECC引擎通过利用随机二进制码对第一主数据进行编码来生成第二主数据，对第二主数据执行ECC编码以生成奇偶校验数据，并且将第二主数据和奇偶校验数据存储在存储器单元阵列中的目标页中。在读取操作期间，裸片上ECC引擎从目标页读取第二主数据和奇偶校验数据，与通过利用随机二进制码对第二主数据进行编码来生成第一主数据并行地，基于奇偶校验数据对第二主数据执行ECC解码以生成校验子，并且基于校验子来校正第一主数据中的至少一个错误位。
-
公开(公告)号：CN117624002A
公开(公告)日：2024-03-01
申请号：CN202310295692.6
申请日：2023-03-24
Applicant: 三星电子株式会社
IPC: C07C381/12 , G03F7/20 , G03F7/00 , C07D333/76 , C07C65/01 , G03F7/004
Abstract: 提供由式1表示的羧酸盐、包括其的光致抗蚀剂组合物、和通过使用光致抗蚀剂组合物形成图案的方法。其中，在b15式、n111中、，n12A11和、RM1+1如说明‑R15、书中所描述的。式1
-
公开(公告)号：CN117219150A
公开(公告)日：2023-12-12
申请号：CN202310094093.8
申请日：2023-02-03
Applicant: 三星电子株式会社
Abstract: 提供一种存储器装置、存储器系统和用于操作存储器系统的方法。存储器系统包括：存储器装置；和存储器控制器，被配置为将命令和地址(CA)信号和数据时钟(WCK)信号发送到存储器装置，将数据(DQ)信号发送到存储器装置，或者从存储器装置接收DQ信号。存储器装置可包括：时钟分配网络，被配置为根据数据时钟信号生成用于对CA信号进行采样的第一分频时钟信号和用于对DQ信号进行采样的第二分频时钟信号；CA采样器，被配置为基于第一分频时钟信号对CA信号进行采样；和CA奇偶校验电路系统，被配置为响应于CA信号发生奇偶校验错误而输出奇偶校验错误信号，并且存储器控制器可包括：处理电路系统，被配置为响应于接收到奇偶校验错误信号而进入CA训练。
-
公开(公告)号：CN117095734A
公开(公告)日：2023-11-21
申请号：CN202310563032.1
申请日：2023-05-18
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 提供了一种存储器系统、一种操作存储器系统的方法和一种存储器控制器。该存储器系统包括主机系统，其具有存储器控制器，该存储器控制器被配置为生成命令地址信号。该存储器控制器包括：第一比特生成器，其被配置为生成作为多个数据比特的数据信号；第二比特生成器，其被配置为生成具有高逻辑电平或低逻辑电平的命令地址总线反转比特(CABIB)，该高逻辑电平或低逻辑电平是数据信号内具有预定逻辑电平的数据比特的数量的函数；以及奇偶校验比特生成器，其被配置为当数据信号和CABIB内具有高逻辑电平的数据比特的总数是偶数时，将奇偶校验信号设置为第一逻辑电平。该存储系统被配置为响应于从主机系统接收的命令地址信号来写入或读取数据。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.033 seconds)
