-
公开(公告)号：CN119473950A
公开(公告)日：2025-02-18
申请号：CN202411079397.8
申请日：2024-08-07
Applicant: 三星电子株式会社
Abstract: 公开一种集成电路装置、一种存储器装置和一种集成电路装置的操作方法。该集成电路装置可以包括发送驱动器和均衡器。发送驱动器可以被配置为响应于发送控制数据，在将输出信号输出到外部的发送操作中通过信号线将输出信号发送到外部，并且在通过信号线从外部接收输入信号的接收操作中提供终端电阻。均衡器可以被配置为响应于均衡器控制数据，在发送操作中放大输出信号的高频分量，并且在接收操作中提供终端电阻。
-
公开(公告)号：CN117220693A
公开(公告)日：2023-12-12
申请号：CN202310361971.8
申请日：2023-04-06
Applicant: 三星电子株式会社
Abstract: 提供了发送器电路。在所述发送器电路中，阻抗校准电路被配置为生成用于阻抗匹配的阻抗码；编码器被配置为接收阻抗码并且基于阻抗码来生成延迟补偿信号。延迟电路被配置为输出从输入数据延迟了延迟值的延迟数据，延迟值基于延迟补偿信号被确定。前馈均衡器被配置为接收输入数据和延迟数据，并且基于用于输入数据的主系数和用于延迟数据的均衡系数对输入数据进行均衡以生成发送数据。
-
公开(公告)号：CN117153202A
公开(公告)日：2023-12-01
申请号：CN202310315683.9
申请日：2023-03-28
Applicant: 三星电子株式会社
IPC: G11C5/14
Abstract: 提供了一种参考电压生成装置及包括其的存储器系统。所述参考电压生成装置包括噪声信息生成电路，所述噪声信息生成电路被配置为基于第一电源噪声和第二电源噪声生成电源噪声信息，所述第一电源噪声和所述第二电源噪声是基于供应给第一电子装置的第一电源和第二电源而生成的并且通过通信线路从所述第一电子装置传播到所述第二电子装置，并且所述第一电子装置和所述第二电子装置被配置为使用多电平信令方案来执行数据通信。所述参考电压生成装置包括参考电压生成电路，所述参考电压生成电路被配置为基于所述电源噪声信息生成用于所述多电平信令方案的三个或更多个参考电压，并且所述第二电子装置被配置为使用所述三个或更多个参考电压。
-
公开(公告)号：CN115731983A
公开(公告)日：2023-03-03
申请号：CN202210541085.9
申请日：2022-05-17
Applicant: 三星电子株式会社
IPC: G11C11/406
Abstract: 提供一种控制半导体存储器件的存储器控制器和包括其的存储器系统。所述存储器控制器包括行锤击管理电路和调度器。所述行锤击管理电路对与所述半导体存储器件的多个存储单元行的访问相关联的每一个访问地址进行计数以在其中存储与该访问地址对应的计数值，并且基于所述计数值确定锤击地址和所述锤击地址的类型，所述锤击地址与所述多个存储单元行当中的被密集地访问的至少一个存储单元行相关联，所述锤击地址的类型与所述锤击地址的管理的紧迫性相关联。所述调度器基于所述锤击地址的类型根据不同的命令协议向所述半导体存储器件发送所述锤击地址。
-
公开(公告)号：CN117639804A
公开(公告)日：2024-03-01
申请号：CN202311094725.7
申请日：2023-08-29
Applicant: 三星电子株式会社
Abstract: 提供了一种提供具有扩大的数据眼的传输信号的发送器和发送装置。所述发送装置包括输出驱动器和逻辑电路，其中，所述输出驱动器包括将多个多电平信号驱动到输出节点上的多个驱动器电路，所述逻辑电路被配置为通过多个驱动器控制信号的转变来检测所述多个驱动器电路中的每一个驱动器电路的上拉操作或下拉操作的方向，并产生脉冲信号。所述多个多电平信号基于多个驱动器控制信号和脉冲信号被分别驱动，并且所述逻辑电路向所述多个驱动器电路之中的连接到不转变的驱动器控制信号的至少一个静态驱动器电路提供脉冲信号。
-
Patent Agency Ranking
公开(公告)号：CN114974348A
公开(公告)日：2022-08-30
申请号：CN202210159293.2
申请日：2022-02-21
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408
Abstract: 提供了存储装置及存储装置的操作方法。操作方法包括：从存储控制器接收激活‑刷新命令；从激活‑刷新命令解码目标地址和内部命令；以及基于内部命令针对目标地址执行激活操作，并且对目标地址不属于的至少一个块执行刷新操作。
-
公开(公告)号：CN117877557A
公开(公告)日：2024-04-12
申请号：CN202311143527.5
申请日：2023-09-06
Applicant: 三星电子株式会社
IPC: G11C29/02
Abstract: 提供了ZQ校准电路、半导体存储器装置、以及ZQ校准电路的操作方法。包括在半导体存储器装置中的ZQ校准电路包括：参考电压选择器，其被配置为响应于选择信号，输出从基于第一电源电压和第二电源电压产生的第一参考电压和第二参考电压中选择的参考电压；ZQ引擎，其被配置为基于选择的参考电压产生上拉码和下拉码；以及循环选择器，其被配置为根据上拉码和下拉码中的每一个是否切换来输出选择信号。第一参考电压和第二参考电压的电平彼此不同，小于第一电源电压的电平，并且大于第二电源电压的电平。
-
公开(公告)号：CN117219150A
公开(公告)日：2023-12-12
申请号：CN202310094093.8
申请日：2023-02-03
Applicant: 三星电子株式会社
Abstract: 提供一种存储器装置、存储器系统和用于操作存储器系统的方法。存储器系统包括：存储器装置；和存储器控制器，被配置为将命令和地址(CA)信号和数据时钟(WCK)信号发送到存储器装置，将数据(DQ)信号发送到存储器装置，或者从存储器装置接收DQ信号。存储器装置可包括：时钟分配网络，被配置为根据数据时钟信号生成用于对CA信号进行采样的第一分频时钟信号和用于对DQ信号进行采样的第二分频时钟信号；CA采样器，被配置为基于第一分频时钟信号对CA信号进行采样；和CA奇偶校验电路系统，被配置为响应于CA信号发生奇偶校验错误而输出奇偶校验错误信号，并且存储器控制器可包括：处理电路系统，被配置为响应于接收到奇偶校验错误信号而进入CA训练。
-
公开(公告)号：CN117095734A
公开(公告)日：2023-11-21
申请号：CN202310563032.1
申请日：2023-05-18
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 提供了一种存储器系统、一种操作存储器系统的方法和一种存储器控制器。该存储器系统包括主机系统，其具有存储器控制器，该存储器控制器被配置为生成命令地址信号。该存储器控制器包括：第一比特生成器，其被配置为生成作为多个数据比特的数据信号；第二比特生成器，其被配置为生成具有高逻辑电平或低逻辑电平的命令地址总线反转比特(CABIB)，该高逻辑电平或低逻辑电平是数据信号内具有预定逻辑电平的数据比特的数量的函数；以及奇偶校验比特生成器，其被配置为当数据信号和CABIB内具有高逻辑电平的数据比特的总数是偶数时，将奇偶校验信号设置为第一逻辑电平。该存储系统被配置为响应于从主机系统接收的命令地址信号来写入或读取数据。
-
公开(公告)号：CN116259355A
公开(公告)日：2023-06-13
申请号：CN202211551013.9
申请日：2022-12-05
Applicant: 三星电子株式会社
IPC: G11C29/42 , G11C11/406 , G11C11/401
Abstract: 一种半导体存储器装置包括存储器单元阵列、行锤击管理电路和控制逻辑电路。存储器单元阵列包括多个存储器单元行。行锤击管理电路诸如响应于接收到激活命令，对每个存储器单元行的访问的次数进行计数，将计数值作为计数数据存储在每个存储器单元行的计数单元中，并且响应于第一命令，发起内部读‑更新‑写操作以读取计数数据，更新读取的计数数据，并将更新的计数数据写入计数单元中。控制逻辑电路可在比与正常写操作关联的第一写时间间隔小的第二写时间间隔期间执行内部写操作以将更新的计数数据写入计数单元中。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
