公开(公告)号：CN117878136A

公开(公告)日：2024-04-12

申请号：CN202311080951.X

申请日：2023-08-25

Applicant: 三星电子株式会社

Inventor： 李宝蓝 ,  金基一

IPC: H01L29/06 ,  H01L29/423

Abstract: 一种半导体器件包括：衬底，所述衬底包括上表面和与所述上表面相反的下表面；有源图案，所述有源图案设置在所述衬底的上表面上并且在第一方向上延伸；场绝缘膜，所述场绝缘膜设置在所述衬底的上表面上并且覆盖所述有源图案的侧壁；电源轨，所述电源轨设置在所述衬底的下表面上并且在所述第一方向上延伸；沟槽，所述沟槽形成在所述衬底中并且暴露所述电源轨的一部分；以及金属图案，所述金属图案填充所述沟槽的至少一部分并且连接到所述电源轨；其中，所述沟槽的底表面与所述衬底的下表面基本上共面，其中，所述沟槽的侧壁具有凸出形状，并且其中，所述场绝缘膜的至少一部分设置在所述沟槽中。

公开(公告)号：CN115347043A

公开(公告)日：2022-11-15

申请号：CN202210522604.7

申请日：2022-05-13

Applicant: 三星电子株式会社

Inventor： 洪炳鹤 ,  宋昇炫 ,  金基一 ,  曹健浩 ,  徐康一

IPC: H01L29/778 ,  H01L21/335 ,  B82Y10/00

Abstract: 本公开提供了纳米片晶体管器件及其形成方法。纳米片晶体管器件包括晶体管堆叠，该晶体管堆叠包括具有第一纳米片宽度和下栅极宽度的下纳米片晶体管。该晶体管堆叠还包括上纳米片晶体管，该上纳米片晶体管在下纳米片晶体管上并具有分别与第一纳米片宽度和下栅极宽度不同的第二纳米片宽度和上栅极宽度。

公开(公告)号：CN115206883A

公开(公告)日：2022-10-18

申请号：CN202210391465.9

申请日：2022-04-14

Applicant: 三星电子株式会社

Inventor： 曹健浩 ,  金基一 ,  洪炳鹤 ,  徐康一

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本发明构思涉及多堆叠半导体器件及制造其的方法。该多堆叠半导体器件包括：基板；以及在沟道宽度方向上排列在基板上的多个多堆叠晶体管结构，其中多堆叠晶体管结构包括至少一个下晶体管结构和堆叠在下晶体管结构之上的至少一个上晶体管结构，其中下晶体管结构和上晶体管结构包括至少一个沟道层作为电流通道，其中至少两个多堆叠晶体管结构的下晶体管结构具有不同的沟道层宽度。

公开(公告)号：CN114496954A

公开(公告)日：2022-05-13

申请号：CN202110659197.X

申请日：2021-06-15

Applicant: 三星电子株式会社

Inventor： S.朴 ,  孙吉焕 ,  徐训硕 ,  任廷爀 ,  金基一

IPC: H01L23/48 ,  H01L23/528 ,  H01L21/768

Abstract: 提供了一种半导体架构及其制造方法。该半导体架构包括：载体衬底；包括在载体衬底中的落着垫；提供在载体衬底的第一表面上的第一半导体器件，第一半导体器件包括提供在落着垫上的第一组件；提供在载体衬底的第二表面上的第二半导体器件；以及第二组件，从第二半导体器件突出并提供在落着垫上。

公开(公告)号：CN106486483B

公开(公告)日：2022-04-05

申请号：CN201610791568.9

申请日：2016-08-31

Applicant: 三星电子株式会社

Inventor： 成石铉 ,  刘庭均 ,  朴起宽 ,  金基一

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8238

Abstract: 一种集成电路器件包括：鳍型有源区，从基板突出；多个衬层，顺序地覆盖鳍型有源区的下侧壁；器件隔离层，覆盖鳍型有源区的下侧壁并且多个衬层在器件隔离层和鳍型有源区之间；以及栅绝缘层，延伸以覆盖鳍型有源区的沟道区、多个衬层和器件隔离层，并包括位于栅绝缘层的覆盖多个衬层的部分上的突起。

公开(公告)号：CN106683987B

公开(公告)日：2021-11-12

申请号：CN201610962976.6

申请日：2016-10-28

Applicant: 三星电子株式会社

Inventor： 金基一 ,  朴起宽 ,  刘庭均 ,  金炯东 ,  成石铉 ,  严命允

IPC: H01L21/027

Abstract: 本发明提供了一种制造半导体器件的方法，该方法包括以下步骤：在衬底上形成包括真实掩模图案和伪掩模图案的多个掩模图案；去除伪掩模图案；以及利用真实掩模图案作为掩模对衬底进行蚀刻，以形成第一沟槽、第二沟槽以及由第一沟槽和第二沟槽限定的鳍式图案。接触鳍式图案的第二沟槽包括凸出并且位于第二沟槽的底表面与侧表面之间的平滑图案、位于第二沟槽的侧表面与平滑图案之间的第一凹进部分和位于凸出部分与第二沟槽的底表面之间的第二凹进部分。

公开(公告)号：CN106571364B

公开(公告)日：2020-08-21

申请号：CN201610857459.2

申请日：2016-09-27

Applicant: 三星电子株式会社

Inventor： 金基一 ,  刘庭均 ,  朴起宽

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明提供了集成电路装置及其制造方法。集成电路装置包括从器件间隔离区的表面突出的双峰突起。为了制造该集成电路装置，在衬底的器件间隔离区中形成多个凹槽，通过部分地去除多个凹槽之间的衬底的表面来形成凹坑，通过蚀刻器件区和器件间隔离区中的衬底，在器件区中形成至少一个鳍式有源区域，并且在器件间隔离区中从衬底的表面形成双峰突起。

公开(公告)号：CN103681550B

公开(公告)日：2018-09-14

申请号：CN201310378594.5

申请日：2013-08-27

Applicant: 三星电子株式会社

Inventor： 金东权 ,  金基一

IPC: H01L23/48 ,  H01L21/768

Abstract: 一种半导体器件包括具有下导体侧壁的下导体、具有直接形成在下导体侧壁上的阻挡膜侧壁的阻挡膜、和形成在下导体的顶表面上的通路。阻挡膜侧壁的顶部分是凹入的，使得阻挡膜侧壁的顶表面在比下导体的顶表面低的水平。

公开(公告)号：CN107017283A

公开(公告)日：2017-08-04

申请号：CN201610825443.3

申请日：2016-09-14

Applicant: 三星电子株式会社

Inventor： 金基一 ,  刘庭均 ,  朴起宽

IPC: H01L29/10 ,  H01L29/78

CPC classification number: H01L29/7855 ,  H01L29/1033

Abstract: 一种半导体器件可以包括在基板上的场绝缘膜以及在基板上的具有特殊材料的鳍型图案，该鳍型图案具有第一侧壁和相反的第二侧壁。鳍型图案可以包括鳍型图案的从场绝缘膜的上表面突出的第一部分以及鳍型图案的设置在第一部分上的第二部分。鳍型图案的第三部分可以设置在第二部分上，在该处第三部分可以被鳍型图案的顶部倒圆表面覆盖，并且第一侧壁可以具有跨越第一、第二和第三部分的起伏轮廊。

公开(公告)号：CN106571364A

公开(公告)日：2017-04-19

申请号：CN201610857459.2

申请日：2016-09-27

Applicant: 三星电子株式会社

Inventor： 金基一 ,  刘庭均 ,  朴起宽

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明提供了集成电路装置及其制造方法。集成电路装置包括从器件间隔离区的表面突出的双峰突起。为了制造该集成电路装置，在衬底的器件间隔离区中形成多个凹槽，通过部分地去除多个凹槽之间的衬底的表面来形成凹坑，通过蚀刻器件区和器件间隔离区中的衬底，在器件区中形成至少一个鳍式有源区域，并且在器件间隔离区中从衬底的表面形成双峰突起。