公开(公告)号：CN105097019B

公开(公告)日：2020-06-23

申请号：CN201510263862.8

申请日：2015-05-21

Applicant: 三星电子株式会社

Inventor： 任峻成 ,  尹壮根 ,  赵厚成

IPC: G11C11/56 ,  G11C16/10

Abstract: 提供了一种半导体装置以及相关的编程方法。所述半导体装置包括并排在基板上的外围电路区和第一存储区。此外，所述半导体装置包括在外围电路区和第一存储区上的第二存储区。

公开(公告)号：CN106847823B

公开(公告)日：2020-03-27

申请号：CN201610878702.9

申请日：2016-10-08

Applicant: 三星电子株式会社

Inventor： 李承民 ,  赵厚成 ,  南祯硕 ,  李钟旻 ,  崔容准

IPC: H01L27/11582 ,  H01L27/11556 ,  H01L23/544

Abstract: 本公开提供了垂直存储器件。一种垂直存储器件包括：基板；多个沟道，在基板上并在垂直于基板的顶表面的第一方向上延伸；多条栅线，在基板上层叠在彼此之上；多条布线，在栅线上方并电连接到栅线；以及识别图案，在基板上处于与布线中的至少一条的层级相同的层级。栅线围绕沟道。栅线沿着第一方向彼此间隔开。

公开(公告)号：CN102456675A

公开(公告)日：2012-05-16

申请号：CN201110328364.9

申请日：2011-10-25

Applicant: 三星电子株式会社

Inventor： 沈载株 ,  金敬勋 ,  李云京 ,  赵源锡 ,  赵厚成 ,  朴镇泽 ,  金种衍 ,  黄盛珉

IPC: H01L25/00 ,  H01L27/115 ,  H01L23/528

CPC classification number: H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明涉及三维半导体器件。该器件可以包括包含栅图案和绝缘图案的层叠图案。层叠图案还可以包括第一部分和第二部分，并且层叠结构的第二部分可以具有比第一部分窄的宽度。该器件还可以包括穿过层叠结构的有源图案。该器件还可以包括与层叠结构相邻的公共源极区。该器件可以另外包括在公共源极区上的带接触插塞。

公开(公告)号：CN1767213A

公开(公告)日：2006-05-03

申请号：CN200510106912.8

申请日：2005-09-23

Applicant: 三星电子株式会社

Inventor： 郑载勋 ,  林勋 ,  郑舜文 ,  赵厚成

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66772 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/783 ,  H01L29/78606 ,  H01L29/78654

Abstract: 一种半导体器件包括体区，该体区具有：源区、漏区、插在源区与漏区之间的沟道区以及从该沟道区的端部开始延伸的体区。在沟道区和体区上形成栅极图形，而且体接触使栅极图形连接到体区。体区延伸部分的侧壁自对准栅极图形的侧壁。还公开了用于形成具有自对准体和体接触的半导体器件的方法。