-
公开(公告)号：CN112750841A
公开(公告)日：2021-05-04
申请号：CN202011180615.9
申请日：2020-10-29
Applicant: 三星电子株式会社
IPC: H01L27/11582
Abstract: 一种垂直存储器件包括栅电极结构、沟道、第一至第三分割图案以及第一支撑层。栅电极结构包括在第一方向上堆叠的栅电极，并且在第二方向上延伸。栅电极结构在第三方向上彼此间隔开。第一分割图案在栅电极结构之间在第二方向上延伸。第二分割图案和第三分割图案在栅电极结构之间在第二方向上交替地设置。第一支撑层在栅电极结构上在与第一分割图案的上部部分和第二分割图案的上部部分基本上相同的高度处，并且接触第一分割图案的上部部分和第二分割图案的上部部分。在平面图中，第一分割图案的上部部分和第二分割图案的上部部分在第二方向上以Z字形图案布置。
-
公开(公告)号：CN110518015A
公开(公告)日：2019-11-29
申请号：CN201910269680.X
申请日：2019-04-04
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 一种半导体器件包括在衬底上的下导电层。导电线在下导电层上。提供在导电线中的掩埋沟槽。提供在导电线上并在掩埋沟槽中延伸的支撑物。包括交替堆叠的多个绝缘层和多个导电层的堆叠结构在支撑物上。提供穿过堆叠结构、支撑物和导电线的沟道结构。提供穿过堆叠结构、支撑物和导电线的隔离沟槽。
-
公开(公告)号：CN110416217A
公开(公告)日：2019-11-05
申请号：CN201910342853.6
申请日：2019-04-26
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 一种三维(3D)半导体存储器件包括：源极结构，设置在水平半导体层上，并包括顺序地堆叠在水平半导体层上的第一源极导电图案和第二源极导电图案；电极结构，包括垂直堆叠在源极结构上的多个电极；以及穿透电极结构和源极结构的垂直半导体图案，其中垂直半导体图案的侧壁的一部分与源极结构接触。第一源极导电图案包括不连续界面，不连续界面在水平半导体层的顶表面与第二源极导电图案的底表面之间的水平处。
-
公开(公告)号：CN117956801A
公开(公告)日：2024-04-30
申请号：CN202311412567.5
申请日：2023-10-27
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：具有第一和第二区域的衬底；第一堆叠结构，包括在第一区域中在第一方向上堆叠的下部栅电极；穿透第一堆叠结构的第一沟道结构；第二堆叠结构，在第一堆叠结构和第一沟道结构上，并且包括在第一方向上堆叠的上部栅电极；穿透第二堆叠结构的第二沟道结构；第一模结构，包括在第二区域中堆叠的下部水平牺牲层；穿透第一模结构的对准结构；以及第二模结构，在第一模结构和对准结构上，并且包括堆叠的上部水平牺牲层，其中下部水平牺牲层的数量少于下部栅电极的数量。
-
公开(公告)号：CN109817628B
公开(公告)日：2024-04-09
申请号：CN201811375084.1
申请日：2018-11-19
Applicant: 三星电子株式会社
Abstract: 提供了三维半导体存储器件和制造其的方法。一种存储器件可以包括：半导体层，包括第一区和第二区；第一垂直结构，在第一区上并在与半导体层的顶表面垂直的第一方向上延伸；以及第二垂直结构，在第二区上并在第一方向上延伸。第一垂直结构可以包括在第一方向上延伸并与半导体层接触的垂直半导体图案、以及围绕垂直半导体图案的第一数据存储图案。第二垂直结构可以包括在第一方向上延伸并与半导体层接触的绝缘结构、以及围绕绝缘结构的第二数据存储图案。
-
Patent Agency Ranking
公开(公告)号：CN110416219B
公开(公告)日：2024-03-29
申请号：CN201910359902.7
申请日：2019-04-30
Applicant: 三星电子株式会社
IPC: H10B43/10 , H10B43/35 , H10B43/27 , H01L21/768
Abstract: 一种三维半导体存储器件包括：衬底；电极结构，包括在垂直于衬底的上表面延伸的第一方向上顺序地堆叠在衬底上的多个栅电极；在衬底与电极结构之间的源极导电图案；穿透电极结构和源极导电图案的垂直半导体图案；以及在垂直半导体图案与电极结构之间沿第一方向延伸的数据存储图案。数据存储图案的下表面接触源极导电图案。数据存储图案的下表面的一部分处于距离衬底的上表面的相对于数据存储图案的下表面的另一部分距离衬底的上表面的高度不同的高度处。
-
公开(公告)号：CN117769253A
公开(公告)日：2024-03-26
申请号：CN202311231133.5
申请日：2023-09-22
Applicant: 三星电子株式会社
Abstract: 本公开涉及一种半导体器件和包括该半导体器件的数据存储系统。该半导体器件包括：源极结构，包括板层和依次堆叠在板层上的第一和第二水平导电层；栅电极，在垂直于源极结构的上表面的第一方向上堆叠并彼此间隔开；沟道结构，穿透栅电极，在第一方向上延伸，并包括与第一水平导电层接触的沟道层；以及穿透栅电极并在第一方向上和在垂直于第一方向的第二方向上延伸的分离区，其中第一水平导电层在分离区下方水平延伸并具有在第一方向上与分离区重叠的接缝。
-
公开(公告)号：CN109273448B
公开(公告)日：2023-08-22
申请号：CN201810725247.8
申请日：2018-07-04
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：栅电极，沿着垂直于衬底的上表面的方向堆叠，栅电极在与所述衬底的上表面平行的第一方向上延伸到不同的长度，每个栅电极包括在垂直于第一方向且与所述衬底的上表面平行的第二方向上彼此隔开的子栅电极以及将其中的子栅电极彼此连接的至少一个栅极连接部；通道，垂直于衬底的上表面延伸穿过栅电极；以及虚设通道，垂直于衬底的上表面延伸穿过栅电极，虚设通道包括以行和列布置的第一虚设通道以及在包括栅极连接部的区域中布置在第一虚设通道之间的第二虚设通道。
-
公开(公告)号：CN114639684A
公开(公告)日：2022-06-17
申请号：CN202111534109.X
申请日：2021-12-15
Applicant: 三星电子株式会社
IPC: H01L27/11582
Abstract: 公开了一种半导体存储器装置。所述半导体存储器装置可以包括：模制结构，包括交替地堆叠在第一基底上的模制绝缘膜和栅电极；沟道结构，穿透模制结构并且与栅电极相交；块分离区域，沿与第一基底的上表面平行的第一方向延伸并且切割模制结构；第一坝区域和第二坝区域，彼此间隔开，在平面图中均具有闭合环并且均切割模制结构；垫绝缘膜，位于第一坝区域和第二坝区域中，与模制绝缘膜交替地堆叠，并且包括与模制绝缘膜的材料不同的材料；以及贯穿过孔，穿过第一基底、模制绝缘膜和垫绝缘膜，位于位于第一坝区域中但是不位于第二坝区域中。
-
公开(公告)号：CN112750838A
公开(公告)日：2021-05-04
申请号：CN202010636057.6
申请日：2020-07-03
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11531 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 提供了一种三维半导体装置和一种形成三维半导体装置的方法。该三维半导体装置可以包括：基底，具有单元区域和延伸区域；字线堆叠件，设置在基底上方，字线堆叠件包括交替堆叠的模制层和字线；垂直沟道结构，在单元区域中竖直穿透字线堆叠件；以及第一延伸贯穿过孔结构，在延伸区域中竖直穿透字线堆叠件。第一延伸贯穿过孔结构可以包括第一过孔塞和围绕第一过孔塞的侧壁的第一过孔衬垫层。第一过孔衬垫层可以包括分别与字线堆叠件的字线水平地设置在同一水平处的第一凹陷。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.042 seconds)
