公开(公告)号：CN110347331A

公开(公告)日：2019-10-18

申请号：CN201910164370.1

申请日：2019-03-05

Applicant: 三星电子株式会社

Inventor： 金成峻 ,  金大正 ,  申院济 ,  庾庸准 ,  崔仁寿

IPC: G06F3/06

Abstract: 公开了一种存储器模块和包括存储器模块的存储器系统。所述存储器模块包括：第一类型存储器、第二类型存储器、串行存在检测装置和控制器。串行存在检测装置被配置为：在初始化操作期间将第二类型存储器的容量信息传送到外部主机装置。控制器被配置为：在时间上跟随初始化操作的训练操作期间，将从外部主机装置接收的针对第二类型存储器的训练命令传送到第一类型存储器。

公开(公告)号：CN108074595A

公开(公告)日：2018-05-25

申请号：CN201711136845.3

申请日：2017-11-16

Applicant: 三星电子株式会社

Inventor： 林璇渶 ,  崔仁寿 ,  牛迪民 ,  金寅东

IPC: G11C7/10

CPC classification number: G11C11/4096 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/2094 ,  G06F2201/805 ,  G06F2201/82 ,  G11C5/04 ,  G11C7/1066 ,  G11C7/1087 ,  G11C7/1093 ,  G11C29/023 ,  G11C29/028 ,  G11C29/52 ,  G11C2029/0411 ,  G11C7/1048 ,  G11C7/1057 ,  G11C7/1084

Abstract: 本申请公开了存储器系统的接口方法、接口电路和存储器模块。一种存储器系统可包括被分配至多个数据转移路径的多个数据选通转移路径，以使得所述多个数据选通转移路径中的每一个可由所述多个数据转移路径共享。选择至少一个选择的数据选通转移路径，并且利用通过选择的数据选通转移路径转移的至少一个数据选通信号对通过所述多个数据转移路径转移的数据信号进行采样。通过将多个数据选通转移路径分配至多个数据转移路径以使得所述多个数据选通转移路径可由所述多个数据转移路径共享，从而通过冗余数据选通方案来提高数据通信的可靠性。

公开(公告)号：CN120020811A

公开(公告)日：2025-05-20

申请号：CN202411645181.3

申请日：2024-11-18

Applicant: 三星电子株式会社

Inventor： 金炳鲁 ,  蔡秀炫 ,  金度翰 ,  孙永训 ,  李芝庸 ,  崔仁寿

IPC: G06F30/27 ,  G06N3/126

Abstract: 一种电子设备包括Plackett‑Burman设计(PBD)执行电路、遗传算法(GA)执行电路和控制电路。PBD执行电路被配置为生成初始实验设计(DOE)集，该DOE集包括关于外部设备的存储器设备的半导体特性的多个初始案例。GA执行电路被配置为将前一代DOE集转换为下一代DOE集。控制电路被配置为将初始DOE集发送到外部设备，从外部设备接收初始特性评估，基于初始特性评估生成起始DOE集，并控制遗传算法以起始DOE集的实验结果作为输入而被执行。多个初始案例中的每个初始案例对应于影响半导体特性的多个设置值的组合。

公开(公告)号：CN110308869B

公开(公告)日：2024-11-19

申请号：CN201910231779.0

申请日：2019-03-26

Applicant: 三星电子株式会社

Inventor： 金大正 ,  姜志锡 ,  高兑京 ,  金成峻 ,  金玗燮 ,  朴赞益 ,  申院济 ,  庾庸准 ,  崔仁寿

IPC: G06F3/06

Abstract: 公开一种存储器系统、存储器模块以及操作存储器模块的方法。所述存储器系统包括：非易失性存储器模块；第一控制器，被配置为控制非易失性存储器模块。非易失性存储器模块包括：易失性存储器装置；非易失性存储器装置；第二控制器，被配置为控制易失性存储器装置和非易失性存储器装置。第一控制器可被配置为将读取请求发送到第二控制器。当在根据所述读取请求的读取操作期间从非易失性存储器装置没有接收到正常数据时，第一控制器可对第二控制器执行所述读取请求的一次或多次重新发送，而不限制第一控制器执行所述读取请求的一次或多次重新发送的次数。

公开(公告)号：CN117457056A

公开(公告)日：2024-01-26

申请号：CN202310912103.4

申请日：2023-07-24

Applicant: 三星电子株式会社

Inventor： 金南亨 ,  金大正 ,  金度翰 ,  徐德浩 ,  宋在仁 ,  崔仁寿

IPC: G11C29/44

Abstract: 一种存储器系统，其包括存储器装置，所述存储器装置从主机接收包括封装后修复(PPR)命令的多个信号，其中所述存储器装置包括：存储器单元阵列，其包括连接到多条字线和多条位线的多个存储器单元、连接到一条或多条冗余字线和多条位线的多个冗余存储器单元、以及反熔丝存储器单元；以及PPR控制电路，其向主机发送对存储器单元阵列的缺陷存储器单元的PPR操作是否已经通过。

公开(公告)号：CN116069548A

公开(公告)日：2023-05-05

申请号：CN202211132879.6

申请日：2022-09-16

Applicant: 三星电子株式会社

Inventor： 徐德浩 ,  高兑京 ,  金南亨 ,  金大正 ,  金度翰 ,  李浩荣 ,  崔仁寿

IPC: G06F11/10 ,  G11C29/42

Abstract: 提供存储器装置、存储器模块和存储器控制器的操作方法。存储器装置包括：存储器单元阵列包括存储数据的正常区域和存储数据的奇偶校验位的奇偶校验区域；以及纠错码(ECC)引擎。ECC引擎被配置为基于第一数据和奇偶校验位确定第一数据中是否存在错误，并且响应于从存储器控制器接收到不纠正读取命令，输出处于第一数据中的错误位未被纠正的状态的第二数据。

公开(公告)号：CN114721981A

公开(公告)日：2022-07-08

申请号：CN202111545971.0

申请日：2021-12-16

Applicant: 三星电子株式会社

Inventor： 庾庸准 ,  金南亨 ,  金度翰 ,  金旼秀 ,  徐德浩 ,  申院济 ,  李昌珉 ,  丁日奎 ,  崔仁寿

IPC: G06F13/16 ,  G06F13/42

Abstract: 提供了一种包括具有改进的可靠性的存储器器件的半导体器件。所述半导体器件包括：至少一个数据引脚，被配置为传输数据信号；至少一个命令地址引脚，被配置为传输命令和地址；至少一个串行引脚，被配置为传输串行数据信号；以及处理电路，连接到所述至少一个数据引脚和所述至少一个串行引脚。所述处理电路被配置为通过至少一个数据引脚从外部接收数据信号，并且所述处理电路被配置为响应于所接收的数据信号而通过至少一个串行引脚输出串行数据信号。

公开(公告)号：CN114721980A

公开(公告)日：2022-07-08

申请号：CN202111079951.9

申请日：2021-09-15

Applicant: 三星电子株式会社

Inventor： 金旼秀 ,  金南亨 ,  金大正 ,  金度翰 ,  朴赞益 ,  徐德浩 ,  申院济 ,  李昌珉 ,  丁日奎 ,  崔仁寿

IPC: G06F13/16

Abstract: 提供了一种加速器、包括加速器的计算系统以及加速器的操作方法。所述加速器包括：信号控制/监测电路，被配置为：基于监测从主机提供的信号，检测进入存储器装置的自刷新模式和退出自刷新模式；加速器逻辑，被配置为：生成第一命令/地址信号和第一条数据；以及选择器，被配置为：基于检测到进入自刷新模式而将第一命令/地址信号和第一条数据输出到存储器装置，并且基于检测到退出自刷新模式而将从主机提供的第二命令/地址信号和第二条数据输出到存储器装置。

公开(公告)号：CN114678051A

公开(公告)日：2022-06-28

申请号：CN202111454561.5

申请日：2021-12-01

Applicant: 三星电子株式会社

Inventor： 李昌珉 ,  金南亨 ,  金大正 ,  金度翰 ,  金旼秀 ,  徐德浩 ,  申院济 ,  庾庸准 ,  丁日奎 ,  崔仁寿

IPC: G11C11/408

Abstract: 提供了一种包括具有改进的可靠性的存储器器件的电子设备。半导体器件包括：数据引脚，被配置为发送数据信号；命令/地址引脚，被配置为发送命令和地址；命令/地址接收器，连接到命令/地址引脚；以及计算单元，连接到命令/地址接收器，其中，命令/地址接收器通过命令/地址引脚从外部接收第一命令和第一地址并基于第一命令和第一地址生成第一指令，并且计算单元接收第一指令并基于第一指令执行计算。

公开(公告)号：CN114446346A

公开(公告)日：2022-05-06

申请号：CN202110987842.0

申请日：2021-08-26

Applicant: 三星电子株式会社

Inventor： 金大正 ,  金南亨 ,  金度翰 ,  徐德浩 ,  申院济 ,  崔仁寿

IPC: G11C11/4063 ,  G11C11/4078 ,  G11C29/42

Abstract: 公开了存储器装置、存储器系统及存储器系统的操作方法。所述存储器装置包括存储器单元阵列和测试控制器。存储器单元阵列包括多个存储器单元，其中，存储器单元阵列被划分为多个区域。测试控制器被配置为对所述多个存储器单元执行并行位测试(PBT)，其中，测试控制器在PBT期间在从所述多个区域输出的内部数据之中选择包括故障数据位的故障数据，并且经由数据输入/输出信号线将故障数据输出到所述存储器装置的外部。