-
公开(公告)号：CN102945847A
公开(公告)日：2013-02-27
申请号：CN201210500666.4
申请日：2012-11-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种具有对芯片内部低噪声干扰的静电放电防护电路。该静电放电防护电路设置在芯片中，该芯片还包括：主电路及连接所述主电路的第一电源端及第一接地端；所述静电放电防护电路至少包括：连接所述主电路的静电放电防护电路单元；连接所述静电放电防护电路单元的第二电源端及第二接地端；以及多条邦定线，分别将所述第一电源端连接至第一电源引脚、第一接地端连接至第一接地引脚、所述第二电源端连接至第二电源引脚、第二接地端连接至第二接地引脚。本发明的优点包括：能有效降低主电路所受到的噪声干扰。
-
公开(公告)号：CN102117823B
公开(公告)日：2013-02-13
申请号：CN201010532660.6
申请日：2010-11-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明揭示了一种电阻转换存储纳米结构及其自对准制造方法，该纳米结构是柱状的，柱状结构中包含具有开关特性的选通管和电阻转换存储单元，此外还可包含电极。本发明提出的自带选通管的电阻转换存储纳米结构及其制造方法.解决超小尺寸电阻转换纳米线与大尺寸选通管的矛盾，避开低效率、高难度集成问题，实现电阻转换纳米线与选通管的无缝对接，最终通过低成本的方法实现超高密度、高性能的电阻转换存储器阵列的高效制造。
-
公开(公告)号：CN102890962A
公开(公告)日：2013-01-23
申请号：CN201110203009.9
申请日：2011-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明涉及一种相变存储器多级存储系统该系统包括由若干个相变存储单元（511、512）构成的相变存储阵列（510）、与所述相变存储阵列相连的行译码器（520）、列译码器（530）、写驱动电路（730）以及读出功能电路（720）；所述行列译码器（520、530）用于选中所述相变存储单元；接着通过控制信号（770）控制写驱动电路（750）通过控制信号（770）在所属相变存储单元上写入相应的数据；所述读出功能电路（720）通过控制信号（770）在经过判别步骤后将读出结果输到I/O口（760）中。本发明的优点在于解决了相变储存器的多级存储中的不稳定性，符合相变存储器对高密度和可靠性的要求。
-
公开(公告)号：CN102866934A
公开(公告)日：2013-01-09
申请号：CN201110186986.2
申请日：2011-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 本发明提供一种基于非易失随机存储器的嵌入式设备的休眠及唤醒系统，应用于嵌入式设备的操作系统中，其至少包括：一中央处理器及一具有CPU状态备份区和用以存储内存动态信息的系统RAM区的非易失随机存储器，该中央处理器接收到休眠信号时，挂起内存中相关进程及性能管理模块中注册的设备，保存CPU寄存器信息并备份至CPU状态备份区；在接收唤醒信号时，将CPU状态备份区保存的CPU寄存器信息装载至中央处理器，并基于系统RAM区的内存动态数据唤醒休眠的设备及进程，因采用非易失存储器，系统在休眠与唤醒时系统RAM区的动态内存数据无需另行备份及装载，进而降低了系统休眠及唤醒时的工作量和功耗，同时提高了系统的运行速度。
-
公开(公告)号：CN102841674A
公开(公告)日：2012-12-26
申请号：CN201210259941.8
申请日：2012-07-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于新型存储器的嵌入式系统及其进程的休眠与唤醒方法，该嵌入式系统由新型非易失存储器及DRAM内存构成存储架构，所述新型非易失存储器又由引导程序存储区、内核存储区、文件系统存储区、以及进程镜像备份区组成，其中，所述进程镜像备份区划分有镜像索引区和镜像数据保存区，可实现应用进程挂起到所述新型非易失存储器。本发明可实现系统级以及单进程的休眠，使进程休眠、唤醒管理更加灵活、方便，可降低传统嵌入式系统休眠唤醒的数据备份及恢复的工作量以及系统休眠时数据备份所占用的大量存储空间，从而提高嵌入式系统运行效率。
-
Patent Agency Ranking
公开(公告)号：CN102831929A
公开(公告)日：2012-12-19
申请号：CN201210324598.0
申请日：2012-09-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的读写转换系统及方法，所述读写转换系统包括用于产生读脉冲及写脉冲的读写脉冲产生模块、用于锁存需要进行操作的目标地址的地址锁存模块、用于读取目标地址相变存储单元的数据的读模块、用于将待写入的数据写入到目标地址的相变存储单元的写模块、用于锁存所述读模块读出的目标地址的数据或者所述写模块已经写入目标地址的数据的数据锁存模块、以及用于比较目标地址的数据和待写入数据的数据比对模块。本发明能够通过控制读写次序使相变存储器自动在速度优先模式和功耗优先模式间切换，从而达到在不降低存储器系统可靠性的前提下，对于功耗优先的应用场合，最大限度地降低存储器的操作功耗的目的。
-
公开(公告)号：CN102810637A
公开(公告)日：2012-12-05
申请号：CN201210339752.1
申请日：2012-09-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
CPC classification number: H01L45/1233 , H01L45/06 , H01L45/124 , H01L45/1253 , H01L45/1616 , H01L45/1641 , H01L45/1666
Abstract: 本发明提供一种用于替代DRAM及FLASH的相变存储单元及其制作方法，其包括相变材料层和与其接触并位于其下方的圆柱体下电极，其特征在于，所述相变材料层由侧壁层与圆形底层连接而成，并形成上部开口的空心圆柱体或空心倒圆台，所述空心圆柱体或空心倒圆台内部填充介质层。本发明采用制备内部填充介质材料的侧壁层垂直的相变材料层和侧壁层倾斜的相变材料层以及采用小电极的手段，减少相变材料层的厚度，从而减小操作时的相变区域、提高相变材料层的热稳定性及相变速度，最终达到减小操作功耗、提高器件数据保持力、提高器件操作速度和提高器件循环操作次数的目的。
-
公开(公告)号：CN102779941A
公开(公告)日：2012-11-14
申请号：CN201210300829.4
申请日：2012-08-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种低功耗的相变存储单元及其制备方法，所述相变存储单元包括上下两个电极，该上下两个电极中至少一个为由两种不同导电材料以纳米级厚度交替层状生长而成的多层结构。本发明还提供了制作低功耗相变存储器的方法，本发明所制作的相变存储器有效地将焦耳热抑制在相变材料区域，提高了加热效率，降低了器件功耗。
-
公开(公告)号：CN102751435A
公开(公告)日：2012-10-24
申请号：CN201110100484.3
申请日：2011-04-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储材料及其制备方法，其中，所述相变存储材料为掺N富锑Sb-Te相变存储材料，所述富锑Sb-Te相变存储材料的化学通式为SbxTe，x≥0.5。相较于现有技术，所述掺N富锑Sb-Te相变存储材料具有结晶温度高、热稳定性好、数据保持力强以及功耗低等优点。
-
公开(公告)号：CN102751319A
公开(公告)日：2012-10-24
申请号：CN201210230324.5
申请日：2012-07-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/221 , H01L21/334 , H01L21/02
Abstract: 本发明提供了一种基于硫系化合物的浪涌保护器件，该浪涌保护器件包括下电极（2）、位于该下电极（2）上的下加热电极（3）、位于下加热电极（3）上的硫系化合物薄膜（5）以及位于所述硫系化合物薄膜（5）上的上电极（6）；所述硫系化合物薄膜（5）下部通过下加热电极（3）与下电极（2）达成电性连接；所述硫系化合物薄膜（5）上部与上电极（6）达成电性连接。本发明还提供一种基于硫系化合物的浪涌保护器件的制备方法。本发明器件利用硫系化合物所特用的阈值导通特性实现过压保护，概念新颖，结构简单，是一种过电保护响应速度极快，抑制过压能力极强的浪涌保护器件。
-
-
-
-
-
-
-
-
-
Search Results
956
records
(took 0.076 seconds)
