公开(公告)号：CN101901753B

公开(公告)日：2012-05-23

申请号：CN201010211396.6

申请日：2010-06-25

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  王湘 ,  杨建 ,  张苗 ,  王曦 ,  林成鲁

IPC: H01L21/20 ,  H01L21/762

Abstract: 一种带有绝缘埋层的厚膜材料的制备方法，包括如下步骤：提供一支撑衬底；采用研磨减薄工艺修正所述支撑衬底，以减小衬底的总厚度偏差；抛光支撑衬底表面以降低粗糙度；将支撑衬底与器件层衬底通过一绝缘层键合在一起；将器件层衬底减薄至其厚度与最终器件层目标厚度差的范围是1μm至10μm；抛光减薄后的器件层衬底。本发明的优点在于，通过引入衬底修正的方法对支撑衬底的均匀性进行修正，以提高最终衬底的顶层半导体层的厚度均匀性。

公开(公告)号：CN102427052A

公开(公告)日：2012-04-25

申请号：CN201110343183.3

申请日：2011-11-03

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 王学良 ,  张峰 ,  叶斐 ,  赵常盛 ,  王曦

IPC: H01L21/762 ,  H01L29/06

Abstract: 本发明提供具有高效复合中心的SOI材料衬底及其制备方法，属于半导体材料的制备领域。一种SOI材料衬底，包括一硅衬底，一埋氧层和一具有第一掺杂类型的顶层硅层，所述顶层硅层中还掺有重金属元素；一种制备上述衬底的方法，包括以下步骤：在SOI材料衬底的顶层硅层中掺入重金属元素；在SOI材料衬底的顶层硅层中掺入第一掺杂类型的杂质。本发明解决了现有技术中在体硅材料中掺杂重金属元素时候的较高工艺成本的问题；同时改变掺杂的顺序，提高了衬底的质量。

公开(公告)号：CN101950723B

公开(公告)日：2012-04-11

申请号：CN201010220390.5

申请日：2010-07-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  肖德元 ,  王曦

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/06

CPC classification number: H01L29/78612 ,  H01L21/28518 ,  H01L29/78654

Abstract: 本发明公开了一种实现源体欧姆接触且基于SOI的MOS器件制作方法，先制作栅区，进行高剂量的源区和漏区轻掺杂，形成较高浓度的轻掺杂N型源区和轻掺杂N型漏区，之后在栅区周围制备侧墙隔离结构，进行源区和漏区离子注入，通过一道在源区位置设有开口的掩膜版，倾斜的进行重掺杂P离子注入，从而在源区与体区之间形成重掺杂的P型区，最后在源区的部分表面形成一层金属，通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与其旁边的重掺杂P区形成欧姆接触，释放基于SOI的MOS器件在体区积累的空穴，从而抑制基于SOI的MOS器件的浮体效应，并具有不增加芯片面积，制造工艺简单与常规CMOS工艺相兼容等优点。

公开(公告)号：CN102403321A

公开(公告)日：2012-04-04

申请号：CN201110293178.6

申请日：2011-09-30

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 王学良 ,  林成鲁 ,  张峰 ,  赵常盛 ,  叶斐 ,  王曦

IPC: H01L27/12 ,  H01L21/84

Abstract: 用于缩短SOIPN结二极管反向恢复时间的半导体装置，属于PN二极管技术领域。该发明提供SOIPN结二极管串联链，其中二极管的制备方式有背靠背与单阱两种。通过SOIPN结二极管串联结构的应用，可以有效的缩短其反向恢复时间。

公开(公告)号：CN101719500B

公开(公告)日：2011-09-21

申请号：CN200910199722.3

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L29/16

CPC classification number: H01L27/1203 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/0688 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料反型模式全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为n型Ge材料，所述的第二沟道为p型Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用混合材料的沟道、跑道形全包围栅结构、高介电常数栅介质和金属栅，具备高载流子迁移率，可避免多晶硅栅耗尽及短沟道效应等。

公开(公告)号：CN102130037A

公开(公告)日：2011-07-20

申请号：CN201010607936.2

申请日：2010-12-27

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  王中党 ,  叶斐 ,  曹共柏 ,  林成鲁 ,  张苗 ,  王曦

IPC: H01L21/762 ,  H01L21/48

Abstract: 一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法，包括如下步骤：提供器件衬底与支撑衬底；在器件衬底的表面形成绝缘层；热处理器件衬底，从而在所述器件衬底的表面形成洁净区域；将带有绝缘层的器件衬底与支撑衬底键合，使绝缘层夹在器件衬底与支撑衬底之间；对键合界面实施退火加固，使键合界面的牢固程度能够满足后续倒角研磨、减薄以及抛光工艺的要求；对键合后的器件衬底实施倒角研磨、减薄以及抛光。本发明的优点在于，在键合前采用吸杂工艺对器件衬底进行处理，表面形成洁净区域，随后将该洁净区域转移到另一片支撑衬底之上，得到具有高晶体质量的键合材料。

公开(公告)号：CN101710584B

公开(公告)日：2011-05-11

申请号：CN200910199723.8

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/16 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L21/845 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/1211 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为Ge材料，所述的第二沟道为Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，增大了沟道横截面积，提高了器件的驱动电流而同时又保持器件的电完整性，并可避免多晶硅栅耗尽及短沟道效应。

公开(公告)号：CN101986435A

公开(公告)日：2011-03-16

申请号：CN201010212134.1

申请日：2010-06-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  黄晓橹 ,  陈静

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1207 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/78612

Abstract: 本发明公开了一种防止浮体及自加热效应的MOS器件结构及其制造方法。该MOS器件结构，包括Si衬底和位于Si衬底之上的有源区，所述有源区包括沟道以及分别位于沟道两端的源区和漏区，在沟道之上设有栅区，在源区与Si衬底之间，以及漏区与Si衬底之间分别设有绝缘埋层，在沟道与Si衬底之间设有SiGe隔层。该MOS器件结构的沟道可以通过SiGe隔层向Si衬底导电导热，防止了器件的浮体效应及自加热效应；在源区及漏区与Si衬底之间保留绝缘埋层，可减小源漏区的寄生电容。该器件结构采用Si\SiGe\Si外延层通过刻蚀、掺杂、选择性刻蚀、填充绝缘介质等工艺制备，其步骤简单，易于实施，具有重要的应用价值。

公开(公告)号：CN101958238A

公开(公告)日：2011-01-26

申请号：CN201010223192.4

申请日：2010-07-09

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 张苗 ,  张波 ,  王曦 ,  薛忠营 ,  魏星 ,  武爱民

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/306

Abstract: 本发明涉及一种制备悬空应变材料的方法，其特征在于制备的步骤是：a)提供一层具有各向异性腐蚀特性的半导体衬底材料；b)在步骤a所述的半导体材料上外延生长一层晶格常数比衬底材料大的晶体材料，外延的晶体材料层的厚度控制在临界厚度之内；c)接着在衬底材料底部上涂光刻胶，曝光刻蚀出所需的图形；d)对衬底材料进行湿法刻蚀，放入到KOH或TMAH溶液中，刻蚀到外延的晶体材料处自动停止；e)将步骤d所得材料进行退火工艺，使外延晶体材料中应力完全释放；退火温度为300-1000℃；f)退火后在图形上外延淀积晶体层，使晶体层受压应力或张应力；g)腐蚀移除晶体材料，从而制得悬空的应变材料，制备出的悬空材料中不存在应力释放，也即制备出的悬空材料无应力释放。

公开(公告)号：CN101931008A

公开(公告)日：2010-12-29

申请号：CN201010225638.7

申请日：2010-07-13

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  肖德元 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/42384 ,  H01L21/266 ,  H01L29/66575 ,  H01L29/7833 ,  H01L29/78612

Abstract: 本发明公开了一种具有体接触结构的PD SOI器件，该器件的有源区包括：栅区、体区、N型源区、N型漏区、体接触区以及硅化物；所述N型源区和N型漏区相对的分别位于所述体区前部的两侧，所述体接触区位于所述体区后部一侧与所述N型源区并排，所述硅化物位于所述体接触区及所述N型源区之上并同时与它们相接触，所述栅区为倒L型，位于所述体区之上，由所述体区的后部向外引出。该器件的体接触制作在源区与栅极引出的交界处，在有效抑制浮体效应的同时，还具有不会增加芯片面积，消除了传统体接触结构增加芯片面积的缺点，并具有制造工艺简单与常规CMOS工艺相兼容等优点。