-
公开(公告)号：CN102874801A
公开(公告)日：2013-01-16
申请号：CN201210390882.8
申请日：2012-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B31/04
Abstract: 本发明提供一种石墨烯的制备方法，在氢气和惰性气氛下将半导体基底加热至810~910℃，保持该温度不变且通入碳源，采用化学气相沉积的方法在所述半导体基底表面进行反应，反应完毕后关闭碳源，并在氢气和惰性气氛下冷却至室温，完成在所述半导体基底表面制备石墨烯。相较于采用化学气相沉积在传统基底表面生长石墨烯而言，本发明直接在半导体材料表面合成制备石墨烯，简化了石墨烯制备工艺；同时，通过调节反应参数，可制备大尺寸、层数可控且无缺陷高质量石墨烯薄膜；另外，本发明与半导体工业相兼容，将能更快地推动石墨烯在半导体工业界的广泛应用。
-
公开(公告)号：CN102842495A
公开(公告)日：2012-12-26
申请号：CN201210376802.3
申请日：2012-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/306 , H01L21/20
Abstract: 本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法，该方法利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底，然后在所述硅基纳米阵列图形化衬底上外延Ge或III-V族化合物，从而可以得到低缺陷密度、高晶体质量的Ge或III-V族化合物外延层。此外，本发明的制备工艺简单，成本低，有利于推广使用。
-
公开(公告)号：CN102790004A
公开(公告)日：2012-11-21
申请号：CN201110125558.9
申请日：2011-05-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: H01L21/84 , H01L21/76224 , H01L21/76283 , H01L21/823807 , H01L21/823878
Abstract: 本发明公开了一种全隔离混合晶向SOI衬底的制备方法，以及基于该方法的CMOS集成电路制备方法。本发明提出的全隔离混合晶向SOI衬底制备方法，采用SiGe层作为第一晶向外延的虚拟衬底层，从而可以形成第一晶向的顶层应变硅；采用多晶硅支撑材料作为连接第一晶向的顶层应变硅与第二晶向的顶层硅的支撑，从而可去除第一晶向顶层应变硅下方的SiGe层，填充绝缘材料形成绝缘埋层。该方法形成的顶层硅和绝缘埋层厚度均匀、可控，窗口内形成的应变硅与窗口外的顶层硅具有不同晶向，可分别为NMOS及PMOS提供更高的迁移率，从而提升了CMOS集成电路的性能。
-
公开(公告)号：CN102751184A
公开(公告)日：2012-10-24
申请号：CN201210254007.7
申请日：2012-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/306
Abstract: 本发明提供一种降低Si表面粗糙度的方法，属于半导体领域，包括步骤：首先提供一至少包括SixGe1-x层以及结合于其表面的Si层的层叠结构，采用选择性腐蚀或机械化学抛光法去除所述SixGe1-x层，获得具有残留SixGe1-x材料的Si层粗糙表面，然后采用质量比为1∶3~6∶10~20的NH4OH:H2O2:H2O溶液对所述Si层粗糙表面进行处理，去除所述残留SixGe1-x材料，以获得光洁的Si层表面。本发明可以有效降低去除应变硅表面的SixGe1-x材料残余，降低应变硅表面的粗糙度，获得光洁的应变硅表面，为后续的器件制造工艺带来了极大的便利。本发明工艺简单，适用于工业生产。
-
公开(公告)号：CN101958271B
公开(公告)日：2012-09-26
申请号：CN201010223135.6
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/20
Abstract: 本发明涉及一种利用绝缘体上硅制备悬空应变硅薄膜的方法，其特征在于在SOI上面外延一层SiGe层，然后将SOI材料淘空，通过应力转移法，将SiGe的应力转移到SOI材料的顶层硅中，最终获得悬空的应变硅薄膜层。所获得悬空的应变硅薄膜层的厚度为10-50nm。由本发明提供的工艺只需简单的一步外延工艺和湿法刻蚀工艺实施，避免了大量穿透位错的产生，获得高质量的应变硅薄膜材料。
-
Patent Agency Ranking
公开(公告)号：CN101958270B
公开(公告)日：2012-09-26
申请号：CN201010223124.8
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/265
Abstract: 本发明涉及一种绝缘体上超薄应变材料的制备方法，其特征在于在选定的半导体衬底材料上外延生长一层半导体材料，该外延生长的半导体材料厚度在临界厚度以内，且使晶体处于完全应变状态，接着进行氧离子注入，使氧离子主要分布在半导体衬底材料中，最后进行800-1200℃高温退火，在形成绝缘埋层的同时，使外延生长的半导体材料顶部发生弛豫，将应力转移到衬底材料的顶部中去，形成新的应变层。所制备的超薄应变材料层≤50nm。本发明只需一步氧离子注入结合外延工艺而省去键合和剥离工艺，使绝缘体上硅得以简单实现。
-
公开(公告)号：CN102664166A
公开(公告)日：2012-09-12
申请号：CN201210175119.3
申请日：2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提供一种CMOS器件及其制作方法，于具有SiO2层的Si衬底中分别形成第一深度的第一凹槽及大于所述第一深度的第二深度的第二凹槽，于所述第一凹槽及第二凹槽内分别形成Ge层、止刻层以及Ⅲ-Ⅴ族半导体层，然后采用选择性腐蚀技术刻蚀上述结构至所述第一凹槽内的Ge层，并使所述Ge层、SiO2层及Ⅲ-Ⅴ族半导体层处于同一平面，最后在所述Ge层上制作PMOS器件，在所述Ⅲ-Ⅴ族半导体层上制作NMOS器件以完成所述CMOS器件的制作。本发明只需在外延后通过选择性腐蚀工艺及抛光工艺即可获得具有Ge层及Ⅲ-Ⅴ族半导体层混合材料沟道的衬底，工艺简单，有利于降低成本；在该衬底上制备CMOS器件，具有较高的工作速度，有利于提高器件的性能。
-
公开(公告)号：CN101996999B
公开(公告)日：2012-06-20
申请号：CN201010263965.1
申请日：2010-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/1087 , H01L29/66181 , H01L29/945
Abstract: 本发明公开了一种具有扩展型沟槽的DRAM结构及其制作方法，该结构包括PMOS晶体管和与其源极相连的沟槽电容器，该沟槽电容器包括半导体衬底、交替排列的P型SiGe层和P型Si层、沟槽、电介质层和多晶硅层，沟槽位于交替排列的P型SiGe层和P型Si层内，深入至半导体衬底，其侧壁剖面为梳齿形，交替排列的P型SiGe层和P型Si层作为沟槽电容器的下极板，电介质层位于沟槽内壁表面，多晶硅层填充于沟槽内作为沟槽电容器的上极板；在交替排列的P型SiGe层和P型Si层之上还制备有N型Si层，所述PMOS晶体管制作于该N型Si层上。本发明方法用掺杂和外延技术交替生长P型SiGe层和P型Si层并用选择性刻蚀制作出梳齿形的侧壁，改进了DRAM中深槽式电容器的结构，简化了制作工艺。
-
公开(公告)号：CN101719498B
公开(公告)日：2011-09-07
申请号：CN200910199720.4
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/16 , H01L29/06 , H01L29/10 , H01L29/423
CPC classification number: H01L27/1211 , H01L21/823807 , H01L21/823821 , H01L21/845 , H01L29/42392
Abstract: 本发明公开了一种混合材料反型模式圆柱体全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区，其特征在于：所述的第一沟道及第二沟道均为圆柱体，且具有不同的半导体材料，所述的第一沟道为n型的Ge材料，所述的第二沟道为p型的Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用圆柱体全包围栅结构，高介电常数栅介质和金属栅，可避免多晶硅栅耗尽及短沟道效应等。
-
公开(公告)号：CN102098028A
公开(公告)日：2011-06-15
申请号：CN201010507239.X
申请日：2010-10-14
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明公开了一种基于混合晶向SOI工艺的CMOS环形振荡器及制备方法，该振荡器包括：SOI衬底以及制作在SOI衬底上的CMOS器件；所述CMOS器件包括：NMOS器件和PMOS器件；所述NMOS器件的沟道采用(100)晶面硅材料，所述PMOS器件的沟道采用(110)晶面硅材料。该器件可以通过在混合晶向的SOI衬底上开设窗口外延底层硅，从而在(100)晶面的顶层硅和(110)外延硅层上分别制作NMOS器件和PMOS器件。本发明可以减少CMOS环形振荡器中CMOS晶体管宽度，增大集成密度，降低非门传输延迟时间，增大振荡频率。
-
-
-
-
-
-
-
-
-
Search Results
321
records
(took 0.061 seconds)
