一种抗单粒子效应的静态随机存储器单元

    公开(公告)号:CN105321553A

    公开(公告)日:2016-02-10

    申请号:CN201410276164.7

    申请日:2014-06-19

    Abstract: 本发明提供一种抗单粒子效应的静态随机存储器单元,所述存储单元至少包括:第一交叉耦合型反相器,由第一上拉管和第二上拉管组成;第二交叉耦合型反相器,由第一下拉管和第二下拉管组成;传输管,由第一存取管、第二存取管、第三存取管及第四存取管组成。本发明的静态随机存储器单元可以有效延长存储单元翻转所需要的反馈时间,在恢复时间不变的情况下可以提高存储单元的抗单粒子翻转能力;本发明的抗单粒子静态随机存储器单元所采取的工艺与数字逻辑工艺完全兼容,具有寄生电容小、功耗低、天然的抗单粒子闩锁能力的同时,不会增大额外工艺成本。

    一种可控石墨烯阵列的制备方法

    公开(公告)号:CN103204455B

    公开(公告)日:2015-10-28

    申请号:CN201210008150.8

    申请日:2012-01-12

    Abstract: 本发明提供一种可控石墨烯阵列的制备方法,采用晶向相同的两硅衬底进行小角度键合形成方形网格状的螺旋位错,由于位错引起硅表面应力分布不均,利用应力选择性腐蚀,对位错线影响的垂向对应的区域进行刻蚀,形成正方形网格状的图形化硅岛,采用电子束外延形成具有偏析特性的金属纳米颗粒,最后采用化学气相沉积法与偏析方法制备出所述石墨烯阵列。采用本发明制备的石墨烯阵列具有很高的可控性和可靠性,石墨烯阵列的分布通过硅硅小角度键合进行控制,可达到较高的精度。本发明制备方法工艺简单,效果显著,且兼容于一般的半导体工艺,适用于工业生产。

    半刷新机制的单端口静态随机存储器单元

    公开(公告)号:CN104795100A

    公开(公告)日:2015-07-22

    申请号:CN201510232374.0

    申请日:2015-05-08

    Abstract: 本发明提出了一种半刷新机制的单端口静态随机存储器单元,至少包括:单稳态锁存器及连接于所述单稳态锁存器的传输门;所述单稳态锁存器包括上拉管及下拉管;所述传输门包括第一获取管及第二获取管。本发明相对传统静态随机存储器单端口单元而言,其单元晶体管数量减少1/3,从而可以提高单元存储密度;相对传统动态随机存储器单元而言,某电平可以稳定保持,故可以减少刷新次数;此外,本单元不要求晶体管之间尺寸匹配;这样可以有利于减少先进工艺下由于单元内部晶体管尺寸失配而造成电学性能下降问题;另外,其工艺与传统普通CMOS逻辑工艺相兼容,故可以降低成本。

    一种应用于静态随机存储器电路的灵敏放大器

    公开(公告)号:CN104681054A

    公开(公告)日:2015-06-03

    申请号:CN201510107430.8

    申请日:2015-03-11

    Abstract: 本发明提供一种应用于静态随机存储器电路的灵敏放大器,所述灵敏放大器至少包括:获取电路,用于感知输入信号电压差;连接于所述获取电路的隔离电路,用于隔离所述输入信号及差分输出信号,削弱所述输入信号及所述差分输出信号的耦合作用;连接于所述隔离电路的辅助电路,用于稳定所述差分输出信号的初始电压;连接于所述隔离电路的锁存电路,用于锁存所述隔离电路的输出信号,放大并输出所述差分输出信号;连接于所述锁存电路的偏置电路,用于为所述锁存电路提供偏置。本发明可以有效缩短灵敏放大器读取时间,从而提高存储器读速度。另外,基于0.13微米SOI CMOS工艺,其仿真结果显示:当灵敏放大器输出电压高电平为70%VDD时,所需时间为93pS。

    一种六晶体管静态随机存储器单元及其制作方法

    公开(公告)号:CN102779837B

    公开(公告)日:2015-04-08

    申请号:CN201210289657.5

    申请日:2012-08-15

    CPC classification number: H01L27/1104 G11C11/412 H01L29/66659 H01L29/7835

    Abstract: 本发明提供一种六晶体管静态随机存储器单元及其制作方法,属于存储器设计及制造技术领域,所述存储器单元包括两个反相器及传输门,所述反相器由一结构对称的NMOS晶体管及结构对称的PMOS晶体管互连组成,所述传输门由两个源漏结构非对称的NMOS晶体管组成,所述源漏结构非对称NMOS晶体管的源极结构具有袋区及浅掺杂延伸区,而漏极结构不具有袋区及浅掺杂延伸区。本发明采用了具有非对称结构的传输门N型晶体管,通过去掉漏极的浅掺杂延伸区(LDD)和袋区(Pocket)引入的非对称,不改变器件加工工艺,不额外增加版图,不破坏器件使用寿命,且由此引起的电学非对称性明显优于现有的结构。本发明工艺简单,有利于降低成本,适用于工业生产。

Patent Agency Ranking