-
公开(公告)号：CN114730762A
公开(公告)日：2022-07-08
申请号：CN202080075090.4
申请日：2020-10-16
Applicant: 美光科技公司
IPC: H01L27/108
Abstract: 一些实施例包含一种集成组合件，其具有含有半导体材料的有源区。所述有源区包含在所述半导体材料内的第一、第二及第三源极/漏极区，包含在所述半导体材料内且在所述第一源极/漏极区与所述第二源极/漏极区之间的第一沟道区，且包含在所述半导体材料内且在所述第二源极/漏极区与所述第三源极/漏极区之间的第二沟道区。所述半导体材料包含选自周期表第13族的至少一种元素。数字线与所述第二源极/漏极区电耦合。第一晶体管栅极操作性地接近所述第一沟道区。第二晶体管栅极操作性地接近所述第二沟道区。第一存储元件与所述第一源极/漏极区电耦合。第二存储元件与所述第三源极/漏极区电耦合。一些实施例包含形成集成组合件的方法。
-
公开(公告)号：CN114503201A
公开(公告)日：2022-05-13
申请号：CN202080068877.8
申请日：2020-08-26
Applicant: 美光科技公司
Inventor： K·M·考尔道 , 刘海涛 , K·萨尔帕特瓦里 , D·V·N·拉马斯瓦米
IPC: G11C11/404 , G11C5/06 , H01L21/8242 , H01L27/108 , H01L29/24
Abstract: 一些实施例包括设备和形成所述设备的方法。所述设备中的一个包括导电区、第一数据线、第二数据线、耦合到所述第一数据线和所述导电区的第一存储器单元、耦合到所述第二数据线和所述导电区的第二存储器单元、导电结构以及导电线。所述第一存储器单元包括耦合到第二晶体管的第一晶体管，所述第一晶体管包括第一电荷存储结构。所述第二存储器单元包括耦合到第四晶体管的第三晶体管，所述第三晶体管包括第二电荷存储结构。所述导电结构位于所述第一电荷存储结构与所述第二电荷存储结构之间且与所述第一电荷存储结构和所述第二电荷存储结构电分离。所述导电线形成所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一个的栅极。
-
公开(公告)号：CN114450803A
公开(公告)日：2022-05-06
申请号：CN202080064284.4
申请日：2020-07-23
Applicant: 美光科技公司
IPC: H01L29/08 , H01L29/10 , H01L29/06 , H01L29/78 , H01L27/108
Abstract: 一些实施例包含具有半导体材料的集成组合件，所述半导体材料具有与较少掺杂区相邻的较多掺杂区。二维材料位于所述较多掺杂区与所述较少掺杂区的一部分之间。一些实施例包含集成组合件，所述集成组合件含有半导体材料、所述半导体材料之上的含金属材料，和所述半导体材料的一部分与所述含金属材料之间的二维材料。一些实施例包含晶体管，所述晶体管具有第一源极/漏极区、第二源极/漏极区、所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区，和所述沟道区与所述第一源极/漏极区之间的二维材料。
-
公开(公告)号：CN113611710A
公开(公告)日：2021-11-05
申请号：CN202110891050.3
申请日：2019-09-06
Applicant: 美光科技公司
IPC: H01L27/1157 , H01L27/11582
Abstract: 本申请案涉及半导体装置、电子系统和相关方法。半导体装置包括：堆叠，其包括电介质结构和导电结构的交替序列；以及沟道结构，其在竖直延伸通过所述堆叠的开口内且包括具有第一带隙的第一半导体材料。所述微电子装置还包括：导电插塞结构，其在所述开口内且与沟道区直接接触；以及能带偏移结构，其在所述开口内且与所述沟道结构和所述导电插塞结构直接物理接触。所述能带偏移结构包括具有不同于所述第一带隙的第二带隙的第二半导体材料。所述微电子装置还包括电耦合到所述导电插塞结构的导电线结构。
-
公开(公告)号：CN113302737A
公开(公告)日：2021-08-24
申请号：CN201980088970.2
申请日：2019-12-20
Applicant: 美光科技公司
Inventor： K·M·考尔道 , 刘海涛 , K·萨尔帕特瓦里 , D·V·N·拉马斯瓦米
IPC: H01L27/108
Abstract: 一些实施例包含设备和形成所述设备的方法。所述设备中的一个包含多个二晶体管(2T)存储器单元。所述多个2T存储器单元中的每一个包含：p沟道场效应晶体管(PFET)，其包含电荷存储节点和读取沟道部分；n沟道场效应晶体管(NFET)，其包含写入沟道部分，所述写入沟道部分直接耦合到所述PFET的所述电荷存储节点；单一位线对，其耦合到所述PFET的所述读取沟道部分；和单一存取线，其与所述读取沟道部分和所述写入沟道部分中的每一个的至少一部分重叠。
-
Patent Agency Ranking
公开(公告)号：CN112930600A
公开(公告)日：2021-06-08
申请号：CN201980071020.9
申请日：2019-10-08
Applicant: 美光科技公司
Inventor： K·M·考尔道 , D·V·N·拉马斯瓦米 , 刘海涛
IPC: H01L29/732 , H01L21/28 , H01L21/768 , H01L29/66
Abstract: 一种装置包括第一导电线及在所述第一导电线上方的垂直晶体管。所述垂直晶体管包括：栅极电极；栅极电介质材料，其上覆于所述栅极电极的侧；及沟道区域，其在所述栅极电介质材料的侧上，所述栅极电介质材料定位于所述沟道区域与所述栅极电极之间。所述装置进一步包括上覆于所述至少一个垂直晶体管的导电触点的第二导电线。还揭示相关装置及形成所述装置的方法。
-
公开(公告)号：CN107251223B
公开(公告)日：2021-03-16
申请号：CN201680010690.6
申请日：2016-01-13
Applicant: 美光科技公司
IPC: H01L27/11507 , H01L49/02
Abstract: 本发明揭示一种存储器单元，其包含选择装置及与所述选择装置串联电耦合的电容器。所述电容器包含两个导电电容器电极，其具有介于其之间的铁电材料。所述电容器具有从所述电容器电极中的一者穿过所述铁电材料而到另一电容器电极的本征电流泄漏路径。存在从所述一个电容器电极到所述另一电容器电极的平行电流泄漏路径。所述平行电流泄漏路径电路平行于所述本征路径，且具有比所述本征路径低的总电阻。本发明揭示其它方面。
-
公开(公告)号：CN112436013A
公开(公告)日：2021-03-02
申请号：CN202010849383.5
申请日：2020-08-21
Applicant: 美光科技公司
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 本申请涉及存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块分别包括垂直堆叠，所述垂直堆叠包括交替的绝缘层和导电层。存储器单元的有效沟道材料串延伸穿过绝缘层和导电层。横向间隔开的存储器块中的有效沟道材料串包括存储器平面的一部分。高度上延伸的壁在横向地介于横向紧邻的存储器块之间的存储器平面中，并且其完全包围在存储器平面中横向地介于横向紧邻的存储器块之间的岛。公开了包括方法的其他实施例。
-
公开(公告)号：CN112420839A
公开(公告)日：2021-02-26
申请号：CN202010836620.4
申请日：2020-08-19
Applicant: 美光科技公司
IPC: H01L29/78 , H01L29/06 , H01L27/11524 , H01L27/11551
Abstract: 本申请涉及包含二维材料的晶体管，并且涉及相关的微电子装置、存储器装置和电子系统。晶体管包括2D材料结构和栅极结构。所述2D材料结构在第一水平方向上平行延伸的介电鳍结构的表面上并且在其之间共形地延伸，并且包括源极区、漏极区和在所述第一水平方向上定位在所述源极区和所述漏极区之间的沟道区。所述栅极结构覆盖所述2D材料结构的所述沟道区，并且在与所述第一水平方向正交的第二水平方向上延伸。所述栅极结构在所述第一水平方向上在所述2D材料结构的所述沟道区的水平边界内。
-
公开(公告)号：CN112054030A
公开(公告)日：2020-12-08
申请号：CN202010332824.4
申请日：2020-04-24
Applicant: 美光科技公司
IPC: H01L27/11563 , H01L27/11568
Abstract: 本申请案涉及存储器单元及竖向延伸的存储器单元串阵列。存储器单元包括沟道材料、绝缘电荷通道材料、可编程材料、控制栅极，及所述可编程材料与所述控制栅极之间的电荷阻挡材料。所述电荷阻挡材料包括非铁电绝缘体材料及包括铪、锆及氧的铁电绝缘体材料。揭示其它实施例。
-
-
-
-
-
-
-
-
-
Search Results
132
records
(took 0.048 seconds)
