-
公开(公告)号：CN107887392A
公开(公告)日：2018-04-06
申请号：CN201710831852.9
申请日：2017-09-15
Applicant: 瑞萨电子株式会社
Inventor： 山下朋弘
IPC: H01L27/11568 , H01L29/06 , H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 由鳍式FET构成的分栅式MONOS存储器的栅电极的电阻被降低。分栅式MONOS存储器的存储栅电极由在鳍上依次形成的第一多晶硅膜、金属膜和第二多晶硅膜形成。在横向上彼此相邻的鳍部之间的沟槽中填充有包括第一多晶硅膜、金属膜和第二多晶硅膜的层叠膜，而不是只填充有第一多晶硅膜。
-
公开(公告)号：CN106952920A
公开(公告)日：2017-07-14
申请号：CN201611236524.6
申请日：2016-12-28
Applicant: 瑞萨电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/1157 , H01L21/28282 , H01L21/823431 , H01L27/0886 , H01L27/11573 , H01L29/0653 , H01L29/42344 , H01L29/66545 , H01L29/66795 , H01L29/66833 , H01L29/7851 , H01L29/792 , H01L29/7923 , H01L27/115
Abstract: 本公开涉及半导体器件及其制造方法。当存储单元形成在第一鳍之上且低击穿电压晶体管形成在第二鳍之上时，用于划分存储单元区域中的第一鳍的第一沟槽的深度被制成为大于用于划分逻辑区域中的第二鳍的第二沟槽的深度。从而，在垂直于半导体衬底的主面的方向上，存储单元区域中的第一鳍的上表面和元件隔离区域的底表面之间的距离大于逻辑区域中的第二鳍的上表面与元件隔离区域的底表面之间的距离。
-
公开(公告)号：CN106486489A
公开(公告)日：2017-03-08
申请号：CN201610578765.2
申请日：2016-07-21
Applicant: 瑞萨电子株式会社
Inventor： 山下朋弘
IPC: H01L27/11563 , H01L27/11568 , H01L27/11578
CPC classification number: H01L27/11521 , H01L21/28282 , H01L21/823431 , H01L27/11568 , H01L27/1157 , H01L27/11573 , H01L27/1211 , H01L29/41791 , H01L29/42344 , H01L29/42376 , H01L29/66795 , H01L29/66833 , H01L29/7855 , H01L29/792 , H01L27/11563 , H01L27/11578
Abstract: 本发明涉及半导体装置，提高半导体装置的性能。半导体装置具有：凸片(FA)，作为半导体基板(1)的一部分并且从半导体基板(1)的主面(1a)突出，在第1方向上具有宽度并且在第2方向上延伸；控制栅极电极(CG)，隔着栅极绝缘膜(GIt)地配置于凸片(FA)上，在第1方向上延伸；以及存储器栅极电极(MG)，隔着栅极绝缘膜(GIm)地配置于凸片(FA)上，在第1方向上延伸。并且，膜厚比栅极绝缘膜(GIt)厚的栅极绝缘膜(GIm)所介于的配置有存储器栅极电极(MG)的区域的凸片(FA)的宽度(WM1)比栅极绝缘膜(GIt)所介于的配置有控制栅极电极(CG)的区域的凸片(FA)的宽度(WC1)窄。
-
Patent Agency Ranking
公开(公告)号：CN104795415A
公开(公告)日：2015-07-22
申请号：CN201410844246.7
申请日：2014-12-30
Applicant: 瑞萨电子株式会社
IPC: H01L27/146 , H01L29/423
CPC classification number: H01L27/14689 , H01L21/265 , H01L21/324 , H01L21/76897 , H01L27/10876 , H01L27/14609 , H01L27/14614 , H01L27/14616 , H01L27/14641 , H01L27/14812 , H01L27/14831 , H01L27/14887 , H01L29/1091 , H01L29/42396
Abstract: 在光电二极管的占用面积扩大的情况下，半导体器件的性能通过抑制在外围晶体管中产生1/f噪声而得到改善，其中，所述光电二极管被包括在形成摄像装置的多个像素中的每一个像素中。在所述半导体器件中，放大晶体管的栅极由有源区上方的栅极部分和覆盖有源区和元件隔离区之间的边界以及所述边界附近的有源区的大宽度部分构成，所述大宽度部分的栅极长度大于所述栅极部分的栅极长度。
-
公开(公告)号：CN107887392B
公开(公告)日：2023-08-25
申请号：CN201710831852.9
申请日：2017-09-15
Applicant: 瑞萨电子株式会社
Inventor： 山下朋弘
IPC: H10B43/30 , H01L29/06 , H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 由鳍式FET构成的分栅式MONOS存储器的栅电极的电阻被降低。分栅式MONOS存储器的存储栅电极由在鳍上依次形成的第一多晶硅膜、金属膜和第二多晶硅膜形成。在横向上彼此相邻的鳍部之间的沟槽中填充有包括第一多晶硅膜、金属膜和第二多晶硅膜的层叠膜，而不是只填充有第一多晶硅膜。
-
公开(公告)号：CN109473438A
公开(公告)日：2019-03-15
申请号：CN201810972221.3
申请日：2018-08-24
Applicant: 瑞萨电子株式会社
Inventor： 山下朋弘
IPC: H01L27/11565 , H01L27/11568 , H01L23/538 , H01L21/768 , H01L21/336
Abstract: 本公开涉及一种半导体器件及其制造方法。在从半导体衬底的上表面突出的鳍的上表面上，通过栅极绝缘膜形成控制栅电极以及通过栅极绝缘膜形成存储栅电极。半导体区域形成在控制栅电极旁边的鳍中。在半导体区域上，形成绝缘膜、第一层间绝缘膜和第二层间绝缘膜。在第二层间绝缘膜、第一层间绝缘膜和绝缘膜中形成到达半导体区域的插塞。覆盖膜形成在控制栅电极和层间绝缘膜之间，并且插塞还定位在覆盖膜正上方。
-
公开(公告)号：CN106469733A
公开(公告)日：2017-03-01
申请号：CN201610675875.0
申请日：2016-08-16
Applicant: 瑞萨电子株式会社
IPC: H01L27/11563 , H01L27/11573 , H01L27/11568
CPC classification number: H01L27/11573 , H01L21/26513 , H01L21/28282 , H01L27/0629 , H01L27/088 , H01L27/0922 , H01L27/1157 , H01L27/11575 , H01L28/20 , H01L29/42368 , H01L29/66659 , H01L29/7835 , H01L29/792
Abstract: 本发明提供一种能够提高半导体装置的性能的半导体装置的制造方法。在电阻元件形成区域(RR)中，在半导体基板(SB)上形成由硅构成的膜(CF1)，向膜(CF1)离子注入由从第14族元素及第18族元素所构成的组中选择出的至少一种元素形成的杂质，形成由离子注入了杂质的部分的膜(CF1)构成的膜部(CF12)。接下来，在存储器形成区域(MR)中，在半导体基板(SB)上形成内部具有电荷蓄积部的绝缘膜(IFG)，在绝缘膜(IFG)上形成导电膜(CF2)。
-
公开(公告)号：CN104637964A
公开(公告)日：2015-05-20
申请号：CN201410641781.2
申请日：2014-11-06
Applicant: 瑞萨电子株式会社
IPC: H01L27/146 , H01L21/82 , H01L21/28 , H04N5/335
CPC classification number: H01L27/14612 , H01L27/14614 , H01L27/14643 , H01L27/14689
Abstract: 本发明提供了一种固态图像传感器件及其制造方法，改善了图像传感器的性能。在平面图中，氟被引入到放大晶体管的栅极电极GE1中的与沟道区域重叠的部分中，但不被引入到半导体衬底1S的内部中。具体地，如图20所示，按照使栅极电极GE1中的与沟道区域平面地重叠的部分开口的方式，对抗蚀膜FR1进行图案化。然后，将其中形成开口OP1的抗蚀膜FR1用作掩膜，通过离子注入法，将氟注射到从开口OP1中暴露出来的栅极电极GE1的内部中。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.022 seconds)
