-
公开(公告)号：CN106409795A
公开(公告)日：2017-02-15
申请号：CN201610617828.0
申请日：2016-07-29
Applicant: 瑞萨电子株式会社
IPC: H01L23/48 , H01L25/065
CPC classification number: H01L24/17 , H01L23/498 , H01L23/49838 , H01L23/50 , H01L25/0655 , H01L2224/16227 , H01L2924/1016 , H01L2924/1431 , H01L2924/1432 , H01L2924/1436 , H01L2924/1438 , H01L2924/15311 , H01L2924/19041 , H01L2924/19105 , H01L23/48
Abstract: 提供了可以防止尺寸增加的一种半导体器件。该半导体器件包括：半导体芯片，该半导体芯片具有第一主表面和与该第一主表面相对的第二主表面；以及布线衬底，在布线衬底之上安装有半导体芯片从而使得半导体芯片的第二主表面面朝布线衬底的第一主表面。在半导体芯片的第二主表面之上，布置有与第一电路连接的多个第一端子和与第二电路连接的多个第二端子。该多个第一端子的布置图案和该多个第二端子的布置图案包括相同的布置图案。当从半导体芯片的第一主表面看时，在布线衬底的第一电路接近第二电路的区域中，形成向第一电路供应电源电压的电压线。在布线衬底的第二电路接近第一电路的区域中，形成向第二电路供应电源电压的电压线。
-
公开(公告)号：CN106407135A
公开(公告)日：2017-02-15
申请号：CN201610576860.9
申请日：2016-07-20
Applicant: 瑞萨电子株式会社
CPC classification number: G11C5/063 , G11C5/025 , G11C11/4082 , G11C11/4093 , G11C2207/105 , H01L23/5228 , H01L23/5283 , H01L23/5386 , H01L23/647 , H01L25/0655 , H01L2224/16227 , H01L2924/15192 , H01L2924/15311 , G06F13/1684 , G06F13/1689 , G06F13/4243
Abstract: 减少了包括在电子装置中的半导体装置所包括的端子的数量。电子装置包括：第一半导体装置，该第一半导体装置具有第一输入端子和第二输入端子；第二半导体装置，该第二半导体装置具有第一输出端子和驱动第一输出端子的第一驱动器电路；以及布线衬底，第一半导体装置和第二半导体装置安装在该布线衬底上。第一输入端子和第二输入端子通过形成在布线衬底上的第一线共同地耦合到第一输出端子。分别耦合到第一输入端子和第二输入端子的第一终端电阻器和第二终端电阻器的复合电阻等效于第一驱动器电路的驱动阻抗。
-
公开(公告)号：CN101777550B
公开(公告)日：2012-01-11
申请号：CN201010002308.1
申请日：2006-02-24
Applicant: 瑞萨电子株式会社
IPC: H01L25/065 , H01L23/50 , H01L23/538
CPC classification number: H01L23/5385 , H01L23/50 , H01L23/5386 , H01L25/0655 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/0102 , H01L2924/01055 , H01L2924/01078 , H01L2924/15173 , H01L2924/15192 , H01L2924/15311 , H01L2924/3011 , H01L2924/3025 , H05K1/181 , H01L2924/00
Abstract: 本发明提供一种半导体装置。一个安装板具有多个半导体存储器件，其与一个时钟信号同步地操作，和一个半导体数据处理器件，其存取控制半导体存储器件。按这样方式确定半导体存储器件的数据系统端子关于半导体数据处理器件的存储器存取端子的布局，使得用于数据和数据选通系统(RTdq/dqs)的布线变得比用于命令/地址系统(RTcmd/add)的布线短。利用半导体存储器件之间定义的区域，布置用于数据和数据选通系统(RTdq/dqs)的布线。用于命令/地址系统(RTcmd/add)的布线在安装板的侧面旁路。
-
公开(公告)号：CN112783246B
公开(公告)日：2024-05-28
申请号：CN202011217454.6
申请日：2020-11-04
Applicant: 瑞萨电子株式会社
Inventor： 别井隆文
IPC: G05F1/56
Abstract: 本公开的实施例涉及半导体设备和功率管理IC。半导体设备具有稳压器电路，稳压器电路具有：偶数数目的开关稳压器，开关稳压器从输入电源生成输出功率；以及功率管理IC，功率管理IC控制由开关稳压器生成的输出电位。半导体设备的特征在于，偶数数目的开关稳压器的一半的组被布置在半导体设备系统板的第一表面上，并且其余一半的开关稳压器的组被布置在第二表面上，第二表面与第一表面成前后关系。该半导体设备减小了半导体设备的板面积(图案资源)。
-
Patent Agency Ranking
公开(公告)号：CN106409795B
公开(公告)日：2021-07-23
申请号：CN201610617828.0
申请日：2016-07-29
Applicant: 瑞萨电子株式会社
IPC: H01L23/48 , H01L25/065
Abstract: 提供了可以防止尺寸增加的一种半导体器件。该半导体器件包括：半导体芯片，该半导体芯片具有第一主表面和与该第一主表面相对的第二主表面；以及布线衬底，在布线衬底之上安装有半导体芯片从而使得半导体芯片的第二主表面面朝布线衬底的第一主表面。在半导体芯片的第二主表面之上，布置有与第一电路连接的多个第一端子和与第二电路连接的多个第二端子。该多个第一端子的布置图案和该多个第二端子的布置图案包括相同的布置图案。当从半导体芯片的第一主表面看时，在布线衬底的第一电路接近第二电路的区域中，形成向第一电路供应电源电压的电压线。在布线衬底的第二电路接近第一电路的区域中，形成向第二电路供应电源电压的电压线。
-
公开(公告)号：CN106409332B
公开(公告)日：2021-06-08
申请号：CN201610475910.4
申请日：2016-06-24
Applicant: 瑞萨电子株式会社
IPC: G11C11/413
Abstract: 本发明提供能够实现信号品质的提高的电子器件。电子器件具有：半导体存储器件(DDRDE1)；针对该半导体存储器件进行数据的存取的半导体器件(CTLDE)；以及搭载它们的布线基板(BD)。布线基板(BD)具有分别使用第一及第二布线层将半导体器件(CTLDE)分别与半导体存储器件(DDRDE1)的第一及第二数据端子(例如DQ_Au及DQ_Bu)电连接的第一及第二数据布线(LN2_DQ及LN41_DQ)。第一布线层是比第二布线层更接近半导体器件的布线层，第一数据端子(DQ_Au)与第二数据端子(DQ_Bu)相比与半导体器件(CTLDE)之间的距离更远。
-
公开(公告)号：CN106409807B
公开(公告)日：2021-03-30
申请号：CN201610542037.6
申请日：2016-07-11
Applicant: 瑞萨电子株式会社
IPC: H01L23/498
Abstract: 目的是提供一种具有更少故障的半导体器件。半导体器件具有：半导体芯片，具有以第一电源电压操作的第一信号输出电路、以第二电源电压操作的第二信号输出电路和多个凸块电极；和布线板，包括面对半导体芯片的主表面的第一主表面、其间具有布线层的与第一主表面相对的第二主表面、在第一主表面上的第一外部端子和在第二主表面上的第二外部端子；半导体芯片被安装在布线板上以将凸块电极耦合至第一外部端子。在从第二主表面观察的情况下，待供应有第一信号和第二信号的第二外部端子比待供应有第一电源电压和第二电源电压的第二外部端子更靠近半导体芯片布置。
-
公开(公告)号：CN106716633A
公开(公告)日：2017-05-24
申请号：CN201480082194.2
申请日：2014-09-26
Applicant: 瑞萨电子株式会社
IPC: H01L25/00
CPC classification number: H01L25/18 , G11C5/025 , H01L22/14 , H01L23/49816 , H01L23/50 , H01L23/5383 , H01L23/5384 , H01L23/5385 , H01L23/5386 , H01L24/16 , H01L24/17 , H01L24/81 , H01L25/0655 , H01L25/16 , H01L25/50 , H01L2224/13007 , H01L2224/16014 , H01L2224/16225 , H01L2224/16227 , H01L2224/1713 , H01L2924/1431 , H01L2924/1436 , H01L2924/15311 , H01L2924/19041 , H01L2924/19102
Abstract: 电子器件包括第1布线基板和搭载在上述第1布线基板上的半导体器件。在上述半导体器件的第2布线基板上排列地搭载有多个第1半导体芯片和对上述多个第1半导体芯片的每一个进行控制的第2半导体芯片。另外，上述多个第1半导体芯片搭载在上述布线基板的第1基板边与上述第2半导体芯片的第1芯片边的延长线之间。另外，上述第1布线基板具有：分别向上述多个第1半导体芯片的每一个供给第1电源电位的第1电源线、和向上述第2半导体芯片供给第2电源电位并且宽度比上述第1电源线宽的第2电源线。另外，上述第2电源线在俯视下与上述第2布线基板的上述第1基板边交叉，并且从上述第2布线基板的上述第1基板边侧向上述第2半导体芯片延伸。
-
公开(公告)号：CN106409332A
公开(公告)日：2017-02-15
申请号：CN201610475910.4
申请日：2016-06-24
Applicant: 瑞萨电子株式会社
IPC: G11C11/413
CPC classification number: G11C11/4076 , G11C5/063 , H01L23/498 , H01L23/49816 , H01L23/49827 , H01L23/49844 , H01L23/5381 , H01L23/5383 , H01L23/5386 , H01L27/108 , H01L2224/16227 , H01L2224/16235 , H01L2924/15192 , H01L2924/15311 , G11C11/413
Abstract: 本发明提供能够实现信号品质的提高的电子器件。电子器件具有：半导体存储器件(DDRDE1)；针对该半导体存储器件进行数据的存取的半导体器件(CTLDE)；以及搭载它们的布线基板(BD)。布线基板(BD)具有分别使用第一及第二布线层将半导体器件(CTLDE)分别与半导体存储器件(DDRDE1)的第一及第二数据端子(例如DQ_Au及DQ_Bu)电连接的第一及第二数据布线(LN2_DQ及LN41_DQ)。第一布线层是比第二布线层更接近半导体器件的布线层，第一数据端子(DQ_Au)与第二数据端子(DQ_Bu)相比与半导体器件(CTLDE)之间的距离更远。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.043 seconds)
