肖特基势垒二极管及其制造方法

    公开(公告)号:CN104576762B

    公开(公告)日:2018-08-28

    申请号:CN201410822182.0

    申请日:2014-12-25

    Abstract: 本发明公开了一种肖特基势垒二极管及其制造方法,属于半导体技术领域,解决了现有的肖特基势垒二极管的开启电压较高的技术问题。该肖特基势垒二极管,包括:N型碳化硅衬底;位于所述N型碳化硅衬底上的低掺杂N型外延层;位于所述低掺杂N型外延层上的高掺杂N型外延层;位于所述低掺杂N型外延层和所述高掺杂N型外延层中的P型高掺杂区;位于所述高掺杂N型外延层上的肖特基接触电极;位于所述N型碳化硅衬底下方的欧姆接触电极。本发明提供的肖特基势垒二极管能够更好的应用于高频电路。

    一种制作碳化硅SBD器件的方法及其正面保护方法

    公开(公告)号:CN104576325B

    公开(公告)日:2017-07-21

    申请号:CN201510041144.6

    申请日:2015-01-27

    Abstract: 本申请公开了一种制作碳化硅SBD器件的方法及其正面保护方法,包括:在碳化硅晶圆正面的氧化层上设置类金刚石膜;去除所述碳化硅晶圆的背面的氧化层;在所述碳化硅晶圆的背面制作欧姆接触;在所述碳化硅晶圆的正面刻蚀窗口;在所述碳化硅晶圆的正面制作肖特基接触。在该方法中,由于类金刚石膜具有良好的抗蚀性和较高的硬度,从而能够保护正面不受腐蚀或划伤,而成膜过程中,成膜物质不会留在晶圆的背面,从而能够提高欧姆接触的可靠性及器件成品率,另外该类金刚石膜可直接作为器件的钝化层,无需去除,从而减少了工序。

    一种碳化硅功率器件结终端的制造方法

    公开(公告)号:CN103824760B

    公开(公告)日:2017-04-26

    申请号:CN201410044255.8

    申请日:2014-01-30

    Abstract: 本发明涉及一种碳化硅功率器件结终端的制造方法。该碳化硅功率器件结终端的制造方法包括以下步骤:步骤1:在外延层上形成牺牲层;步骤2:在牺牲层上制作掩膜,以形成场限环的注入窗口;步骤3:刻蚀牺牲层的未被掩膜覆盖的部分;步骤4:去除掩膜;步骤5:注入离子,以同时形成场限环和电荷补偿层。本发明的碳化硅功率器件结终端的制造方法,借助于外延层上形成的牺牲层,一次离子注入同时实现场限环和电荷补偿层,工艺简单,制造成本低。

Patent Agency Ranking