-
公开(公告)号:CN1123470A
公开(公告)日:1996-05-29
申请号:CN95118446.6
申请日:1995-09-13
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L27/108 , H01L27/12 , H01L21/336 , H01L21/82
CPC classification number: H01L29/66666 , H01L27/1203 , H01L29/66772 , H01L29/78618 , H01L29/78681
Abstract: 一种半导体器件结构及制造方法,在改善MOSFET、MOSSIT和MISFET等绝缘栅晶体管的漏击穿电压时降低漏电流,改善存储单元如用这些晶体管作开关晶体管的DRAM的保持特性,改善传输门中栅氧化膜的可靠性,具体地,在SOI·IG-器件的源区或漏区内部形成窄带隙半导体如SixGe1-x、SixSn1-x、PbS。选择窄带隙半导体区在SOI膜中的位置和/或摩尔百分比,或选择杂质元素,补偿晶格失配,抑制缺陷的产生。
-
公开(公告)号:CN101345239A
公开(公告)日:2009-01-14
申请号:CN200810135745.3
申请日:2008-07-11
Applicant: 株式会社东芝
IPC: H01L25/18 , H01L27/02 , H01L23/31 , H01L23/488
CPC classification number: G06F21/85 , G06F21/71 , G06F2221/2137 , H01L24/48 , H01L24/49 , H01L25/0655 , H01L25/18 , H01L27/105 , H01L27/11526 , H01L2224/05554 , H01L2224/48091 , H01L2224/48137 , H01L2224/49171 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01023 , H01L2924/01033 , H01L2924/01082 , H01L2924/14 , Y10T307/951 , H01L2224/45099 , H01L2224/05599 , H01L2924/00
Abstract: 一种电子装置,具备:基板(1);第1芯片(5),安装在上述基板上,形成有第1和第2端子(11,10)、输入焊区(17)、以及连接到上述第1和第2端子(11,10)上并以既定的寿命切断上述第1和第2端子之间的访问的半导体时限开关,上述输入焊区设定上述既定的寿命;第2芯片(7),安装在上述基板上,内置有具有连接到上述第1端子(11)上的第3端子(12)和作为与外部的输入输出端子的第4端子(13)的运算装置;第1存储装置(3),安装在上述基板上,具有连接到上述第2端子(10)上的第5端子(9),记录有为使上述运算装置工作所必需的信息;以及封装体(19),至少覆盖形成了上述第1芯片(5)的上述输入焊区(17)的表面。
-
公开(公告)号:CN100438043C
公开(公告)日:2008-11-26
申请号:CN200510064131.7
申请日:2005-04-11
Applicant: 株式会社东芝
Inventor: 松泽一也
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/1203 , H01L21/84 , H01L27/11 , H01L27/1104 , H01L27/118 , H01L29/785 , Y10S257/903
Abstract: 一种半导体存储器,包括第一至第六脊、第一至第六脊上的绝缘层、第一至第四脊上的第一栅极线、以及第三至第六脊上的第二栅极线,其中所述第一和第六脊、所述绝缘层、以及所述第一和第二栅极线实现第一和第二电容器,所述第二和第三脊与所述第一栅极线实现第一驱动和负载晶体管,而所述第四和第五脊与所述第二栅极线实现第二负载和驱动晶体管。
-
公开(公告)号:CN1819258A
公开(公告)日:2006-08-16
申请号:CN200610004581.1
申请日:2006-02-09
Applicant: 株式会社东芝
CPC classification number: H04L63/0853 , H04L63/1441 , H04W12/06 , H04W12/12
Abstract: 本发明使防止“欺骗,并且尽可能有效地不导致附加管理成本成为可能。被认证装置包括:至少一个被认证元件,用于相对于连续的输入信号生成具有在制造时自发变化的特性的输出信号。被认证元件的特性被用作个体所独有的信息。
-
-
-