半导体元件及其制造方法
    12.
    发明公开

    公开(公告)号:CN103180959A

    公开(公告)日:2013-06-26

    申请号:CN201180051610.9

    申请日:2011-10-27

    Abstract: 本发明提供一种半导体元件及其制造方法。从基板(101)的主面的法线方向看,半导体元件(100)包括单位单元区域(100ul)及位于单位单元区域与半导体元件的端部之间的末端区域(100f),末端区域(100f)在第1碳化硅半导体层(102)具有配置为与漂移区域(102d)相接的第2导电型的环区域(103f),环区域包括:与第1碳化硅半导体层的表面相接的高浓度环区域(103af)、及以比高浓度环区域低的浓度包含第2导电型的杂质且在底面与第1碳化硅半导体层相接的低浓度环区域(103bf),高浓度环区域(103af)的侧面与漂移区域(102d)相接,从半导体基板主面的法线方向看,高浓度环区域与低浓度环区域具有相同的轮廓。

    半导体元件的制造方法
    13.
    发明授权

    公开(公告)号:CN102203925B

    公开(公告)日:2013-06-19

    申请号:CN201080003062.8

    申请日:2010-07-28

    CPC classification number: H01L29/7802 H01L21/0465 H01L29/1608 H01L29/66068

    Abstract: 本发明提供一种半导体元件的制造方法。本发明的半导体元件的制造方法包括:使用第一注入掩模层(30)向半导体层(2)注入杂质来形成体区域(6)的工序;使用第一注入掩模层(30)和第二注入掩模层(31)来注入杂质,从而在体区域(6)内形成接触区域(7)的工序;形成第三注入掩模层(32)之后,选择性地除去第二注入掩模层(31)的工序;在第一注入掩模层(30)的侧面形成侧壁(34)的工序;和通过注入杂质,在体区域(6)内形成源极区域(8)的工序。

    半导体元件的耐压测定装置及耐压测定方法

    公开(公告)号:CN102741992A

    公开(公告)日:2012-10-17

    申请号:CN200980100751.8

    申请日:2009-05-13

    CPC classification number: G01R31/2623 G01R31/20 H01L22/14

    Abstract: 本发明的耐压测定方法,用于对形成在晶片表面的多个半导体元件的耐压进行测定,包括:将所述晶片固定到载置台的步骤(A);利用绝缘液仅覆盖所述晶片表面的一部分、即至少覆盖从所述多个半导体元件选择的一个半导体元件上设置的测定耐压的一个以上露出于大气的电极,并且使探头与所述一个以上电极接触的步骤(B);和对从所述一个以上电极及所述载置台表面选择的两个之间的耐压进行测定的步骤(C)。

    半导体元件
    15.
    发明公开

    公开(公告)号:CN102598265A

    公开(公告)日:2012-07-18

    申请号:CN201180004241.8

    申请日:2011-10-14

    Abstract: 本发明提供一种半导体元件,其可以经由沟道层而进行晶体管动作与二极管动作。在以源极电极(150)的电位为基准的栅极电极(165)的电位Vgs是0伏特时,借助体区域(130)的一部分与沟道层(150)之间的pn结,在沟道层(150)的至少一部分形成在整个厚度方向上被耗尽化的厚度为Dc的耗尽层,并且在体区域(130)的一部分形成距离pn结的接合面的厚度为Db的耗尽层。在将宽带隙半导体的介电常数设为εs,将绝缘膜(160)的介电常数及厚度分别设为εi及Di,将Dc与Db之和设为Ds,将二极管的启动电压的绝对值设为Vf0时,满足Ds<Di·εs/(εi(2/Vf0-1))。

    半导体元件的制造方法
    17.
    发明公开

    公开(公告)号:CN102203925A

    公开(公告)日:2011-09-28

    申请号:CN201080003062.8

    申请日:2010-07-28

    CPC classification number: H01L29/7802 H01L21/0465 H01L29/1608 H01L29/66068

    Abstract: 本发明提供一种半导体元件的制造方法。本发明的半导体元件的制造方法包括:使用第一注入掩模层(30)向半导体层(2)注入杂质来形成体区域(6)的工序;使用第一注入掩模层(30)和第二注入掩模层(31)来注入杂质,从而在体区域(6)内形成接触区域(7)的工序;形成第三注入掩模层(32)之后,选择性地除去第二注入掩模层(31)的工序;在第一注入掩模层(30)的侧面形成侧壁(34)的工序;和通过注入杂质,在体区域(6)内形成源极区域(8)的工序。

    半导体元件及其制造方法
    18.
    发明授权

    公开(公告)号:CN101449384B

    公开(公告)日:2011-06-08

    申请号:CN200780018122.1

    申请日:2007-05-17

    Abstract: 在具有半导体层(10)、在半导体层的表面(10s)形成的第一导电型半导体区域(15s)、在半导体层的表面(10s)在第一导电型半导体区域(155)的周围形成的第二导电型半导体区域(14s)、以及具有和第一导电型半导体区域(15s)和第二导电型半导体区域(14s)接触的导电面(19s)的导电体(19)的半导体元件中,半导体层(10)包含碳化硅;第1导电型半导体区域(15s)和导电面(19s)中至少一个不是圆;第1导电型半导体区域(15s)和导电面(19s)分别具有随着将导电面(19s)和第1导电型半导体区域(15s)之间的位置匹配的偏移量从零增加到导电面(19s)的宽度的1/3,导电面(19s)的轮廓中横切第1导电型半导体区域(15s)的部分的长度平缓变化的形状。

    半导体元件及其制造方法
    19.
    发明公开

    公开(公告)号:CN101449384A

    公开(公告)日:2009-06-03

    申请号:CN200780018122.1

    申请日:2007-05-17

    Abstract: 在具有半导体层(10)、在半导体层的表面(10s)形成的第一导电型半导体区域(15s)、在半导体层的表面(10s)在第一导电型半导体区域(15s)的周围形成的第二导电型半导体区域(14s)、以及具有和第一导电型半导体区域(15s)和第二导电型半导体区域(14s)接触的导电面(19s)的导电体(19)的半导体元件中,半导体层(10)包含碳化硅;第1导电型半导体区域(15s)和导电面(19s)中至少一个不是圆;第1导电型半导体区域(15s)和导电面(19s)分别具有随着将导电面(19s)和第1导电型半导体区域(15s)之间的位置匹配的偏移量从零增加到导电面(19s)的宽度的1/3,导电面(19s)的轮廓中横切第1导电型半导体区域(15s)的部分的长度平缓变化的形状。

Patent Agency Ranking