公开(公告)号：CN111788682A

公开(公告)日：2020-10-16

申请号：CN201980016244.X

申请日：2019-07-23

Applicant: 富士电机株式会社

Inventor： 掛布光泰 ,  市川裕章

IPC: H01L25/07 ,  H01L25/18 ,  H01L29/739 ,  H01L29/78

Abstract: 能够抑制栅极响应速度的降低并且增大利用陶瓷电路基板上的半导体芯片的载置面积。臂部(1、1a)具有半导体芯片(2、3)、电路图案(4、5)和控制布线(6a)。半导体芯片(2、3)在正面的任意的侧部具备控制电极(2a、3a)。电路图案(4)在俯视时呈矩形，以使半导体芯片(2、3)的侧部排列成一列并使控制电极(2a、3a)排列成一列的方式配置有半导体芯片(2、3)。电路图案(5)与控制电极(2a、3a)排列成一列。另外，控制布线(6a)将控制电极(2a、3a)与电路图案(5)电连接。

公开(公告)号：CN110100314A

公开(公告)日：2019-08-06

申请号：CN201880004745.1

申请日：2018-05-28

Applicant: 富士电机株式会社

Inventor： 山野彰生 ,  高崎爱子 ,  市川裕章

IPC: H01L29/78 ,  H01L21/3205 ,  H01L21/60 ,  H01L21/768 ,  H01L21/8234 ,  H01L23/522 ,  H01L27/06 ,  H01L29/417 ,  H01L29/739

Abstract: 提供一种半导体装置，减少外部布线的接合部处的热疲劳而提高长期的可靠性。具备：半导体基板；晶体管部和二极管部，其沿着与上述半导体基板的正面平行的第一方向交替地配置在上述半导体基板的内部；表面电极，其设置于上述晶体管部和上述二极管部的上方，且与上述晶体管部和上述二极管部电连接；以及外部布线，其接合到上述表面电极，并且在上述第一方向上的与上述表面电极的接触宽度比上述晶体管部的上述第一方向上的宽度和上述二极管部的上述第一方向上的宽度中的至少一方大。

公开(公告)号：CN105406742B

公开(公告)日：2019-05-10

申请号：CN201510441642.X

申请日：2015-07-24

Applicant: 富士电机株式会社

Inventor： 市川裕章

IPC: H02M1/088 ,  H02M7/487 ,  H02M7/497 ,  H03K17/567

Abstract: 根据本发明的半导体装置，即使IGBT芯片特性有偏差，也抑制在作为并联的IGBT芯片的基准电位侧的布线的辅助发射极布线产生的电位差。将串联的IGBT芯片T1‑T4和钳位二极管D9、D10的开关电路与串联的IGBT芯片T5‑T8和钳位二极管D11、D12的开关电路并联连接时，用电流容量大且电阻比辅助发射极布线1低的布线5连接IGBT芯片T1的发射极端子与IGBT芯片T5的发射极端子，用电流容量大且电阻比辅助发射极布线3低的布线6连接IGBT芯片T3的发射极端子与IGBT芯片T7的发射极端子。由此，开关动作时的IGBT芯片T1、T5或T3、T7的发射极端子间电位差变小，能够进行稳定的栅极驱动。

公开(公告)号：CN106133908A

公开(公告)日：2016-11-16

申请号：CN201580016403.8

申请日：2015-08-28

Applicant: 富士电机株式会社

Inventor： 市川裕章

IPC: H01L25/07 ,  H01L25/18 ,  H02M7/48 ,  H05K7/06

CPC classification number: H05K7/026 ,  H01L23/49844 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/5384 ,  H01L25/07 ,  H01L25/115 ,  H01L25/18 ,  H01L2924/0002 ,  H02B1/205 ,  H02M7/003 ,  H05K7/06 ,  H05K2201/10272 ,  H01L2924/00

Abstract: 本发明提供一种可靠性高的半导体装置。半导体装置(10)具有：半导体模块(1、2)，该半导体模块(1、2)包括向外部导出的主端子(1b、1d、2b、2d)，连接半导体元件(1a、2a)和主端子(1b、1d、2b、2d)的配线部(1c、1e、2c、2e)；以及汇流条(3a、4a)，该汇流条(3、4)包括端子部(3a、4a)和与主端子(1b、1d、2b、2d)连接的安装部(3b1、3b2、4b1、4b2)，该汇流条(3、4)将半导体模块(1、2)并联连接，端子部(3a、4a)与各个安装部(3b1、4b1)之间的电阻中，最大的电阻(Rm1、Rm2)在布线部(1c、1e)的电阻(Ri)的10％以下，端子部(3a、4a)与各个安装部(3b1、4b1)之间的电感中，最大的电感(Lm1、Lm2)在布线部(1c、1e)的电感(Li)的10％以下。

公开(公告)号：CN105406742A

公开(公告)日：2016-03-16

申请号：CN201510441642.X

申请日：2015-07-24

Applicant: 富士电机株式会社

Inventor： 市川裕章

IPC: H02M7/48

CPC classification number: H03K17/567 ,  H01L2224/48091 ,  H02M1/088 ,  H02M7/487 ,  H02M7/497 ,  H01L2924/00014

Abstract: 根据本发明的半导体装置，即使IGBT芯片特性有偏差，也抑制在作为并联的IGBT芯片的基准电位侧的布线的辅助发射极布线产生的电位差。将串联的IGBT芯片T1-T4和钳位二极管D9、D10的开关电路与串联的IGBT芯片T5-T8和钳位二极管D11、D12的开关电路并联连接时，用电流容量大且电阻比辅助发射极布线1低的布线5连接IGBT芯片T1的发射极端子与IGBT芯片T5的发射极端子，用电流容量大且电阻比辅助发射极布线3低的布线6连接IGBT芯片T3的发射极端子与IGBT芯片T7的发射极端子。由此，开关动作时的IGBT芯片T1、T5或T3、T7的发射极端子间电位差变小，能够进行稳定的栅极驱动。

公开(公告)号：CN104838576A

公开(公告)日：2015-08-12

申请号：CN201480003356.9

申请日：2014-01-10

Applicant: 富士电机株式会社

Inventor： 陈爽清 ,  市川裕章

IPC: H02M7/48 ,  H02M7/487

CPC classification number: H02M7/537 ,  H01L2224/0603 ,  H01L2924/19107 ,  H02M7/003 ,  H02M7/487

Abstract: 本发明提供一种使中间电位导体板与正侧导体板相对，且使中间电位导体板与负侧导体板相对，从而可靠地降低电感的半导体装置。该半导体装置包括：绝缘基板(11)，该绝缘基板(11)搭载有构成三电平功率转换电路的至少4个半导体元件；配置有该绝缘基板的底板(3)；所述底板上的与所述半导体元件内的一个半导体元件相连的直流正侧电位的正侧导体板(21)；所述底板上的与所述半导体元件内的另一个半导体元件相连的直流负侧电位的负侧导体板(22)；以及所述底板上的与所述半导体元件内的剩余两个半导体元件相连的中间电位的中间电位导体板(23)，所述正侧导体板及所述负侧导体板配置在所述中间电位导体板的附近并与其相对。

公开(公告)号：CN305188098S

公开(公告)日：2019-05-31

申请号：CN201830624274.7

申请日：2018-11-06

Applicant: 富士电机株式会社

Designer： 伊藤太一 ,  市川裕章 ,  挂布光泰 ,  山野彰生 ,  山本拓也

Abstract: 1．本外观设计产品的名称：半导体组件。
2．本外观设计产品的用途：本产品是安装有功率半导体元件的半导体组件。
3．本外观设计产品的设计要点：本外观设计的设计要点在于产品的形状。
4．最能表明本外观设计设计要点的图片或照片：立体图1。