公开(公告)号：CN103779231A

公开(公告)日：2014-05-07

申请号：CN201310478856.5

申请日：2013-10-14

Applicant: 富士电机株式会社

Inventor： 挂布光泰

IPC: H01L21/336

CPC classification number: H01L29/66325

Abstract: 本发明提供反向阻断MOS型半导体器件的制造方法，即使在1200V以上的高耐压下也能减少半导体衬底的低电阻化，抑制接通电压的降低，使反向漏电流、耐压降低减小。上述制造方法具有：第一工序，在n型半导体衬底的作为各器件芯片的区域的外周部通过离子注入以扩散温度1280～1320℃、300～330小时的热处理形成环状p型分离扩散层；和第二工序，在被环状分离扩散层包围的内周部形成作为半导体功能区域的MOS栅结构和耐压结构，第一工序中具有扩散温度1280～1320℃、300～330℃的热处理结束后，降温时降温至1000℃以上1200℃以下的温度范围，25小时以上保持在该温度范围内的温度的扩散温度-时间程序。

公开(公告)号：CN305188098S

公开(公告)日：2019-05-31

申请号：CN201830624274.7

申请日：2018-11-06

Applicant: 富士电机株式会社

Designer： 伊藤太一 ,  市川裕章 ,  挂布光泰 ,  山野彰生 ,  山本拓也

Abstract: 1．本外观设计产品的名称：半导体组件。
2．本外观设计产品的用途：本产品是安装有功率半导体元件的半导体组件。
3．本外观设计产品的设计要点：本外观设计的设计要点在于产品的形状。
4．最能表明本外观设计设计要点的图片或照片：立体图1。