公开(公告)号：CN110785852B

公开(公告)日：2023-10-24

申请号：CN201880035669.0

申请日：2018-10-24

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野沢勇一 ,  高桥美咲 ,  三塚要 ,  尾崎大辅 ,  兼武昭徳

IPC: H01L29/739 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供半导体装置，其具有半导体基板，半导体基板具备二极管区、晶体管区和位于二极管区与晶体管区之间的边界区，边界区包括在半导体基板的正面侧的预先确定的深度位置从与二极管区邻接的端部起向晶体管区侧延伸设置的缺陷区，且边界区的至少一部分不具有在半导体基板的正面露出的第1导电型的发射区，晶体管区在夹在相邻的2个沟槽部之间且具有发射区的台面部中的最靠近边界区的台面部的下方不具有缺陷区。

公开(公告)号：CN116888741A

公开(公告)日：2023-10-13

申请号：CN202280016726.7

申请日：2022-08-25

Applicant: 富士电机株式会社

Inventor： 山田拓弥 ,  野口晴司 ,  樱井洋辅 ,  浜崎竜太郎 ,  尾崎大辅

IPC: H01L29/78

Abstract: 本发明提供一种绝缘栅双极型晶体管，该绝缘栅双极型晶体管具备：基区，其设置于发射区与漂移区之间；蓄积区，其设置于基区与漂移区之间，并且掺杂浓度比漂移区的掺杂浓度高；栅极沟槽部，其从半导体基板的上表面设置到比蓄积区更靠下方的位置为止；以及下端区域，其与栅极沟槽部的下端接触而设置，蓄积区具有掺杂浓度在深度方向上呈现最大值的第一浓度峰，第一浓度峰与下端区域之间在深度方向上的距离比第一浓度峰与基区之间在所述深度方向上的距离小。

公开(公告)号：CN116348995A

公开(公告)日：2023-06-27

申请号：CN202280007098.6

申请日：2022-05-18

Applicant: 富士电机株式会社

Inventor： 野口晴司 ,  浜崎竜太郎 ,  尾崎大辅 ,  樱井洋辅 ,  山田拓弥

IPC: H01L21/336

Abstract: 本发明提供一种半导体装置(100)，其具备：第一导电型的发射区(12)，其与栅极沟槽部(40)接触；第二导电型的接触区(15)，其在栅极沟槽部的长度方向上与发射区交替地配置；第一沟槽接触部(54‑1)，其设置到接触区的内部；第二沟槽接触部(54‑2)，其设置到发射区的内部；第二导电型的第一插塞部(201)，其被设置为与第一沟槽接触部的下端接触，且浓度比基区的浓度高；以及第二导电型的第二插塞部(202)，其被设置为与第二沟槽接触部的下端接触，并设置到比第一插塞部更靠下表面侧的位置，且浓度比基区的浓度高。

公开(公告)号：CN114097079A

公开(公告)日：2022-02-25

申请号：CN202080047123.4

申请日：2020-11-30

Applicant: 富士电机株式会社

Inventor： 白川彻 ,  尾崎大辅 ,  阿形泰典

IPC: H01L27/07 ,  H01L29/06

Abstract: 本申请提供一种半导体装置，其具备具有晶体管部和二极管部的半导体基板，在晶体管部的俯视半导体基板时的二极管部侧的端部，晶体管部具有抑制第二导电型载流子的注入的注入抑制区。晶体管部和二极管部两者在半导体基板的正面具有第二导电型的基区，晶体管部在半导体基板的正面还具有第一导电型的发射区和掺杂浓度比基区的掺杂浓度高的第二导电型的抽出区，在注入抑制区未设置发射区和抽出区。

公开(公告)号：CN111684604A

公开(公告)日：2020-09-18

申请号：CN201980011408.X

申请日：2019-07-01

Applicant: 富士电机株式会社

Inventor： 尾崎大辅 ,  兼武昭德 ,  白川彻 ,  樱井洋辅

IPC: H01L29/739 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 在IGBT等中提高导通时的空穴的抽出性。提供一种半导体装置，其具备设置有晶体管部的半导体基板，晶体管部中的半导体基板具备：第一导电型的漂移区、设置于漂移区与半导体基板的上表面之间且掺杂浓度高于漂移区的第一导电型的积累区、设置于半导体基板的下表面与漂移区之间的第二导电型的集电区、以及从半导体基板的上表面起设置到比积累区深的位置并在半导体基板的上表面沿预先设定的延伸方向延伸而设置且沿与延伸方向正交的排列方向排列的多个栅极沟槽部和多个虚设沟槽部，晶体管部具有包括栅极沟槽部的第一区域和在排列方向上的单位长度内配置的虚设沟槽部的数量比第一区域多的第二区域。

公开(公告)号：CN117616584A

公开(公告)日：2024-02-27

申请号：CN202280045075.4

申请日：2022-11-28

Applicant: 富士电机株式会社

Inventor： 野口晴司 ,  樱井洋辅 ,  伊仓巧裕 ,  浜崎竜太郎 ,  尾崎大辅

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/06 ,  H01L27/06 ,  H01L21/8234 ,  H01L21/76 ,  H01L21/265

Abstract: 提供一种半导体装置，其是具备设置有第一导电型的漂移区的半导体基板的半导体装置，半导体基板具有有源部和在半导体基板的上表面设置于有源部的沟槽部，有源部具有沟槽部在排列方向上以第一沟槽间隔排列的第一区域和沟槽部在排列方向上以比第一沟槽间隔大的第二沟槽间隔排列的第二区域，第一区域具有遍及至少两个沟槽部的底部而设置的第二导电型的第一底部区域，第二区域具有设置于一个沟槽部的底部的第二导电型的第二底部区域。

公开(公告)号：CN117063293A

公开(公告)日：2023-11-14

申请号：CN202280024178.2

申请日：2022-10-14

Applicant: 富士电机株式会社

Inventor： 樱井洋辅 ,  野口晴司 ,  尾崎大辅 ,  浜崎竜太郎 ,  山田拓弥 ,  伊仓巧裕

IPC: H01L29/78

Abstract: 本发明提供一种半导体装置，其具备：半导体基板，其包括第一导电型的漂移区；第二导电型的基区，其设置在漂移区与半导体基板的上表面之间；多个沟槽部，其从半导体基板的上表面起设置到比基区更靠下方的位置；第二导电型的下端区，其与两个以上的沟槽部的下端相接地设置；第二导电型的阱区，其从半导体基板的上表面起设置到比基区更靠下方的位置，并且掺杂浓度高于基区的掺杂浓度；以及第二导电型的高电阻区，其在俯视时配置于下端区与阱区之间，并且掺杂浓度低于下端区的掺杂浓度。

公开(公告)号：CN115769382A

公开(公告)日：2023-03-07

申请号：CN202180046974.1

申请日：2021-10-04

Applicant: 富士电机株式会社

Inventor： 尾崎大辅 ,  野口晴司 ,  樱井洋辅 ,  浜崎竜太郎 ,  山田拓弥 ,  伊仓巧裕

IPC: H01L29/78

Abstract: 提供一种半导体装置，其具备半导体基板，半导体基板具有有源部、外周阱区和沟槽部，有源部具有中央部和包围中央部的外周部，中央部具有第一导电型的发射区，中央部具有遍及至少两个沟槽部的底部而设置的第二导电型的有源侧底部区域，外周部具有与外周阱区电连接且朝向有源侧底部区域且设置于沟槽部的底部的第二导电型的外周侧底部区域，有源侧底部区域和外周侧底部区域分开地设置。

公开(公告)号：CN110785852A

公开(公告)日：2020-02-11

申请号：CN201880035669.0

申请日：2018-10-24

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野沢勇一 ,  高桥美咲 ,  三塚要 ,  尾崎大辅 ,  兼武昭徳

IPC: H01L29/739 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供半导体装置，其具有半导体基板，半导体基板具备二极管区、晶体管区和位于二极管区与晶体管区之间的边界区，边界区包括在半导体基板的正面侧的预先确定的深度位置从与二极管区邻接的端部起向晶体管区侧延伸设置的缺陷区，且边界区的至少一部分不具有在半导体基板的正面露出的第1导电型的发射区，晶体管区在夹在相邻的2个沟槽部之间且具有发射区的台面部中的最靠近边界区的台面部的下方不具有缺陷区。

公开(公告)号：CN109417086A

公开(公告)日：2019-03-01

申请号：CN201780039689.0

申请日：2017-11-24

Applicant: 富士电机株式会社

Inventor： 尾崎大辅 ,  河野凉一

IPC: H01L29/06 ,  H01L29/41 ,  H01L29/47 ,  H01L29/872

Abstract: 本发明提供具备有源部和终端结构部的半导体装置。所述半导体装置具备：设置于半导体基板的有源部以及设置于半导体基板的正面侧的终端且缓和终端的电场的终端结构部。在施加额定电压时，对于终端结构部的正面侧的电场分布而言，有源部侧的端部的电场可以比正面侧的电场分布的最大值小。另外，终端结构部的电场分布在比终端结构部的中心靠近与有源部相反的边缘侧的位置可以具有电场的最大峰。