-
公开(公告)号:CN1303665C
公开(公告)日:2007-03-07
申请号:CN200410002430.3
申请日:2004-01-29
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C2213/31 , G11C2213/77 , H01L27/101 , H01L27/24
Abstract: 提供了存储器阵列双槽隔离结构及其形成方法。该方法包含:形成p-掺杂的硅(p-Si)基材;在(p-Si)基材上形成n-掺杂的硅(n+Si)层;在形成(n+Si)位线之前,在(n+Si)层上形成(p+Si)层;在p+层上形成氮化硅层;在氮化硅层上形成氧化物顶层;进行氧化物顶层、氮化硅层、(p+Si)层和部分(n+Si)层的第一次选择性蚀刻,以形成(n+Si)位线和在位线间的位线槽;在多个n-掺杂的硅(n+Si)位线上形成金属底电极阵列,其具有居间p-掺杂的硅(p+Si)区域;形成多个字线氧化物隔离结构,该结构在垂直于(n+Si)位线且在(n+Si)位线上,邻近底电极,并且隔离开(p+Si)区域;形成多个顶电极字线,所述字线垂直于(n+Si)位线,其在底电极上具有夹入存储器电阻器材料;和邻近字线形成氧化物填充的字线槽。
-
公开(公告)号:CN1581372A
公开(公告)日:2005-02-16
申请号:CN200410049027.6
申请日:2004-06-11
Applicant: 夏普株式会社
IPC: H01C17/00 , H01C17/14 , H01C17/065 , H01C7/00 , H01L21/00
CPC classification number: G11C13/0007 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1608
Abstract: 一种当与高度结晶的晶种层结合时,在PCMO薄膜上获得可逆电阻转换的方法,其包括:通过MOCVD以高度结晶的形式沉积厚度为约50A~300A的PCMO薄膜的晶种层;通过旋涂法将厚度为约500A~3000A的第二PCMO薄膜层沉积在该晶种层上以形成复合PCMO层;通过施加脉冲宽度为约75ns~1μs的、约-4V~-5V的负电脉冲提高半导体设备中复合PCMO膜的电阻;通过施加脉冲宽度大于2.0μs的、约+2.5V~+4V的正电脉冲降低半导体设备中复合PCMO层的电阻。
-
公开(公告)号:CN1574288A
公开(公告)日:2005-02-02
申请号:CN200410045714.0
申请日:2004-05-21
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1608 , H01L45/1625
Abstract: 提供不对称晶体结构存储单元及其制造方法。该方法包括:形成底部电极;在底部电极上形成具有多晶结构的电脉冲变化电阻(EPVR)第一层;邻近第一层形成具有纳米晶或非晶结构的EPVR第二层;以及覆在第一和第二EPVR层上形成顶部电极。EPVR材料包括CMR、高温超导体(HTSC),或钙钛矿金属氧化物材料。在一种情况下,在550和700℃之间的温度范围内用金属有机旋涂(MOD)工艺淀积EPVR第一层。在小于或等于第一层的淀积温度的温度下形成EPVR第二层。在去除溶剂步骤之后,在小于或等于550℃的温度下形成MOD淀积的EPVR第二层。
-
公开(公告)号:CN1532303A
公开(公告)日:2004-09-29
申请号:CN200410030292.X
申请日:2004-02-27
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , C23C16/40 , C23C16/42 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1616
Abstract: 提供一种单一溶液MOCVD先驱物,以便淀积PCMO。提供采用决定先驱物溶液内各金属分成的淀积速度,根据在衬底温度和蒸发器温度的温度范围内各自的淀积速度和淀积的PCMO的组成决定金属的摩尔比,控制PCMO的组成的MOCVD工艺。PCMO的组成通过调节衬底温度,蒸发器温度或其两者而进一步控制。
-
公开(公告)号:CN1510162A
公开(公告)日:2004-07-07
申请号:CN200310123290.0
申请日:2003-12-22
Applicant: 夏普株式会社
IPC: C23C16/06 , C23C16/40 , H01L21/3205
CPC classification number: G11C13/0007 , C23C16/40 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1616
Abstract: MOCVD法用于形成含金属膜,含金属膜的通式是M’xM”(1-x)MyOz,其中,M’是选自La、Ce、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu和Gd的金属;M”是选自Mg、Ca、Sr、Ba、Pb、Zn和Cd的金属;M是选自Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf和Ni的金属;x是0-1;y是0、1或2;z是1-7的整数。MOCVD法使用选自醇盐前体、β-二酮化物前体和羰基金属前体的前体组合,生成包括电阻记忆材料的含金属膜。
-
公开(公告)号:CN100511643C
公开(公告)日:2009-07-08
申请号:CN03159896.X
申请日:2003-09-27
Applicant: 夏普株式会社
IPC: H01L21/82
CPC classification number: H01L27/24 , G11C11/5685 , G11C13/0007 , G11C2213/31 , G11C2213/77 , H01L27/101
Abstract: 一种制造自对准交叉点存储阵列的方法包括:制备一衬底,包括形成任何支撑电子结构结构;在衬底上形成一p型阱区域;注入离子形成一深N+型区域;注入离子在N+型区域上形成一浅P+型区域从而形成P+/N结;在P+型区域沉积一阻挡金属层;在阻挡金属层沉积一底部电极层;在底部电极层沉积一牺牲层或氮化硅层;形成图形并对此结构进行刻蚀,从而移走牺牲层、底部电极层、阻挡金属层、P+型区域和N+型区域部分,形成一个沟槽;沉积氧化物填充沟槽;沉积一与剩余底部电极层自对准的PCMO层;沉积一顶部电极层;形成图形并对顶部电极层进行刻蚀;以及,完成存储阵列结构。
-
公开(公告)号:CN100385668C
公开(公告)日:2008-04-30
申请号:CN03106095.1
申请日:2003-02-24
Applicant: 夏普株式会社
CPC classification number: H01L28/56 , G11C13/0007 , G11C2213/31 , H01L21/28291 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1641 , H01L45/1675 , H01L45/1683
Abstract: 本发明提供了一种多晶存储结构,其包含:被覆盖提供在基质上的多晶存储层,该多晶存储层具有在临近的微晶之间形成间隙的结晶晶粒间界;和至少部分地位于间隙中的第一绝缘材料。
-
公开(公告)号:CN1287420C
公开(公告)日:2006-11-29
申请号:CN200410007398.8
申请日:2004-03-02
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/1253 , H01L45/147 , H01L45/1608
Abstract: 一种在用于RRAM装置的敷有铱的基材上涂敷PCMO薄膜的方法,包括:制备基材;在基材上沉积阻挡层;在阻挡层上沉积铱层;在铱层上旋涂PCMO层;以三步烘焙方法烘焙PCMO层和基材;在RTP室中后烘退火该基材和PCMO层;重复所述的旋涂、烘焙和退火步骤直到PCMO层具有需要的厚度;退火基材和PCMO层;沉积顶电极;和完成RRAM装置。
-
公开(公告)号:CN1641881A
公开(公告)日:2005-07-20
申请号:CN200410010430.8
申请日:2004-11-19
Applicant: 夏普株式会社
IPC: H01L27/108 , H01L21/8242
CPC classification number: G11C13/0007 , G11C2213/31 , G11C2213/77 , H01L45/04 , H01L45/1233 , H01L45/1253 , H01L45/147 , H01L45/1675
Abstract: 在其中具有工作结而其上具有金属栓的硅衬底上形成的RRAM存储单元,包括第一抗氧化层、第一难熔金属层、CMR层、第二难熔金属层以及第二抗氧化层。制造多层电极RRAM存储单元的方法包括准备硅衬底;在衬底上形成从N+结和P+结组成的结组中选出的结;在该结上沉积金属栓;在金属栓上沉积第一抗氧化层;在该第一抗氧化层上沉积第一难熔金属层;在该第一难熔金属层上沉积CMR层;在该CMR层上沉积第二难熔金属层;在该第二难熔金属层上沉积第二抗氧化层;以及完成该RRAM存储单元。
-
公开(公告)号:CN1521826A
公开(公告)日:2004-08-18
申请号:CN200410002430.3
申请日:2004-01-29
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C2213/31 , G11C2213/77 , H01L27/101 , H01L27/24
Abstract: 提供了存储器阵列双槽隔离结构及其形成方法。该方法包含:形成p-掺杂的硅(p-Si)基材;在p-Si基材上形成n-掺杂的(n+)Si层;在形成n+Si位线之前,在n+Si层上形成p+Si层;在p+层上形成氮化硅层;在氮化硅层上形成氧化物顶层;进行氧化物顶层、氮化硅层、p+Si层和部分n+Si层的第一次选择性蚀刻,以形成n+Si位线和在位线间的位线槽;在多个n-掺杂的硅(n+Si)位线上形成金属底电极阵列,其具有居间p-掺杂的(p+)Si区域;形成多个字线氧化物隔离结构,该结构在垂直于n+Si位线且在n+Si位线上,邻近底电极,并且隔离开p+Si区域;形成多个顶电极字线,所述字线垂直于n+Si位线,其在底电极上具有夹入存储器电阻器材料;和邻近字线形成氧化物填充的字线槽。
-
-
-
-
-
-
-
-
-