公开(公告)号：CN110582860A

公开(公告)日：2019-12-17

申请号：CN201780090018.7

申请日：2017-12-06

Applicant: 国际商业机器公司

Inventor： S·罗森布拉特 ,  J·B·赫茨伯格 ,  M·布林克

IPC: H01L39/22

Abstract: 一种技术涉及超导芯片。谐振单元具有谐振频率，并且谐振单元被配置为超导谐振器。约瑟夫森结位于谐振单元中，一个或多个约瑟夫森结具有短路的隧道势垒。

公开(公告)号：CN112074848B

公开(公告)日：2024-10-25

申请号：CN201980029920.7

申请日：2019-05-28

Applicant: 国际商业机器公司

Inventor： J·赫茨伯格 ,  S·罗森布拉特 ,  E·马格桑 ,  J·A·斯莫林

IPC: G06N10/00

Abstract: 提供了促进多量子位电路中的频率分配的技术。在一个示例中，一种计算机实施的方法包括：通过在对应的频率偏移处进行对应的量子位芯片配置的模拟，由操作地耦联到处理器上的装置来确定与对应的量子位芯片配置相关联的估算的制造产量；以及由该器件基于与这些对应的量子位芯片配置相关联的该估算的制造产量从这些对应的量子位芯片配置中选择量子位芯片配置。

公开(公告)号：CN111373557B

公开(公告)日：2024-04-12

申请号：CN201880075209.0

申请日：2018-11-09

Applicant: 国际商业机器公司

Inventor： S·罗森布拉特 ,  J·奥尔卡特 ,  H·派克 ,  M·桑德贝格 ,  J·B·赫兹博格

IPC: H10N60/12 ,  G06N10/20 ,  H10N60/01

Abstract: 一种形成多量子位芯片的方法包括对量子位的约瑟夫逊结进行退火以增加或降低该量子位的频率。退火的条件可以基于历史条件，并且可以被选择以将每个量子位调谐到期望的频率。

公开(公告)号：CN111295678B

公开(公告)日：2023-07-28

申请号：CN201880070681.5

申请日：2018-10-19

Applicant: 国际商业机器公司

Inventor： R·O·托帕罗格鲁 ,  S·罗森布拉特 ,  J·B·赫兹博格

IPC: G06N10/00 ,  H10N69/00 ,  H10N60/80 ,  H10N60/10 ,  H10N60/01

Abstract: 一种电容性耦合装置(超导C耦合器)包括从衬底的背侧穿过衬底到达衬底中的深度而被形成的沟槽，该深度基本上垂直于衬底的前侧上的制造平面，该深度小于衬底的厚度。超导材料作为连续导电通孔层被沉积在沟槽中，其中沟槽中通孔层的表面之间的空间保持从背侧可接近。在前侧上形成超导焊盘，超导焊盘与在前侧上被制造的量子逻辑电路元件耦合。在背侧上形成通孔层的延伸部。延伸部耦合到在背侧上被制造的量子读出电路元件。

公开(公告)号：CN112074848A

公开(公告)日：2020-12-11

申请号：CN201980029920.7

申请日：2019-05-28

Applicant: 国际商业机器公司

Inventor： J·赫茨伯格 ,  S·罗森布拉特 ,  E·马格桑 ,  J·A·斯莫林

IPC: G06N10/00

Abstract: 提供了促进多量子位电路中的频率分配的技术。在一个示例中，一种计算机实施的方法包括：通过在对应的频率偏移处进行对应的量子位芯片配置的模拟，由操作地耦联到处理器上的装置来确定与对应的量子位芯片配置相关联的估算的制造产量；以及由该器件基于与这些对应的量子位芯片配置相关联的该估算的制造产量从这些对应的量子位芯片配置中选择量子位芯片配置。

公开(公告)号：CN111201622A

公开(公告)日：2020-05-26

申请号：CN201780095757.5

申请日：2017-12-19

Applicant: 国际商业机器公司

Inventor： S·罗森布拉特 ,  R·O·托帕洛谷 ,  J·B·赫兹博格 ,  W·劳施

IPC: H01L39/22

Abstract: 一种垂直q电容器(202,302,700,1100,1400,1800)包括穿过超导材料(402)的层(602,1302，1304)的衬底(400)中的沟槽(304，502,902,1202，1204，1602)。超导体沉积在沟槽(304,502,902,1202,1204,1602)中，在沟槽(304,502,902,1202,1204,1602)的第一表面上形成第一膜，在第二表面上形成第二膜，并且在第三表面上形成所述超导体的第三膜。所述第一表面和所述第二表面基本上平行，并且沟槽(304,502,902,1202,1204,1602)中的所述第三表面将所述第一表面和所述第二表面分开。通过蚀刻暴露所述第三膜下方的电介质。在所述第一膜和超导量子逻辑电路中的第一接触之间形成第一耦合，在所述第二膜和所述超导量子逻辑电路中的第二接触之间形成第二耦合。所述第一耦合和所述第二耦合使得所述第一膜和所述第二膜操作为垂直q电容器(202,302,700,1100,1400,1800)，所述垂直q电容器(202,302,700,1100,1400,1800)将所述超导量子逻辑电路中的数据的完整性保持在阈值水平内。

公开(公告)号：CN110651329A

公开(公告)日：2020-01-03

申请号：CN201780090614.5

申请日：2017-11-28

Applicant: 国际商业机器公司

Inventor： S·罗森布拉特 ,  J·B·赫茨伯格 ,  M·布林克

IPC: G11C11/44 ,  H04L9/00

Abstract: 一种技术涉及超导芯片。每个谐振单元包括约瑟夫森结。谐振单元具有谐振频率，其差异基于约瑟夫森结的变化。传输介质耦合到谐振单元，并且传输介质被配置为输出谐振频率的序列作为芯片的标识。