-
公开(公告)号：CN1976034A
公开(公告)日：2007-06-06
申请号：CN200610139247.7
申请日：2006-09-20
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L27/06 , H01L21/8238 , H01L21/822
CPC classification number: H01L27/0629 , H01L21/26506 , H01L28/20 , H01L28/40 , H01L29/6656 , H01L29/6659 , H01L29/7833
Abstract: 本发明涉及互补金属氧化物半导体(CMOS)电路，以及形成这样的CMOS电路的方法。更具体地说，本发明涉及包括如掩埋电阻器，电容器，二极管，电感器，衰减器，功率分配器和天线等的无源元件的CMOS电路，其具有小于90欧姆微米的最终接触电阻。可以通过将无源元件的隔离物宽度减小到从约10nm到约30nm的范围或者通过在预非晶注入步骤期间掩蔽无源元件以便无源元件基本上没有预非晶注入，获得这样的低最终电阻。
-
公开(公告)号：CN1434983A
公开(公告)日：2003-08-06
申请号：CN01810810.5
申请日：2001-05-23
Applicant: 国际商业机器公司
IPC: H01L29/786 , H01L29/10
CPC classification number: H01L29/4966 , H01L29/1083 , H01L29/7835
Abstract: 一种半导体芯片包含具有整流接触扩散和非整流接触扩散的半导体基底。晕圈扩散邻近整流接触扩散，而无晕圈扩散邻近非整流接触扩散。为了提高击穿抵抗力，整流接触扩散可以是FET的源极/漏极扩散。非整流接触扩散可以是FET体接触、横向二极管接触或电阻或电容接触。避免非整流接触的晕圈，降低了串联电阻并且改进了器件特征。在具有邻近扩散的晕圈的器件的芯片上的另一个实施例中，无晕圈扩散邻近横向二极管的整流接触扩散，从而显著改进了二极管的理想度并且提高了击穿电压。
-
Patent Agency Ranking
公开(公告)号：CN111201622B
公开(公告)日：2023-04-04
申请号：CN201780095757.5
申请日：2017-12-19
Applicant: 国际商业机器公司
IPC: H10N60/10
Abstract: 一种垂直q电容器(202,302,700,1100,1400,1800)包括穿过超导材料(402)的层(602,1302，1304)的衬底(400)中的沟槽(304，502,902,1202，1204，1602)。超导体沉积在沟槽(304,502,902,1202,1204,1602)中，在沟槽(304,502,902,1202,1204,1602)的第一表面上形成第一膜，在第二表面上形成第二膜，并且在第三表面上形成所述超导体的第三膜。所述第一表面和所述第二表面基本上平行，并且沟槽(304,502,902,1202,1204,1602)中的所述第三表面将所述第一表面和所述第二表面分开。通过蚀刻暴露所述第三膜下方的电介质。在所述第一膜和超导量子逻辑电路中的第一接触之间形成第一耦合，在所述第二膜和所述超导量子逻辑电路中的第二接触之间形成第二耦合。所述第一耦合和所述第二耦合使得所述第一膜和所述第二膜操作为垂直q电容器(202,302,700,1100,1400,1800)，所述垂直q电容器(202,302,700,1100,1400,1800)将所述超导量子逻辑电路中的数据的完整性保持在阈值水平内。
-
公开(公告)号：CN1234175C
公开(公告)日：2005-12-28
申请号：CN01810810.5
申请日：2001-05-23
Applicant: 国际商业机器公司
IPC: H01L29/786 , H01L29/10
CPC classification number: H01L29/4966 , H01L29/1083 , H01L29/7835
Abstract: 一种半导体芯片包含具有整流接触扩散和非整流接触扩散的半导体基底。晕圈扩散邻近整流接触扩散，而无晕圈扩散邻近非整流接触扩散。为了提高击穿抵抗力，整流接触扩散可以是FET的源极/漏极扩散。非整流接触扩散可以是FET体接触、横向二极管接触或电阻或电容接触。避免非整流接触的晕圈，降低了串联电阻并且改进了器件特征。在具有邻近扩散的晕圈的器件的芯片上的另一个实施例中，无晕圈扩散邻近横向二极管的整流接触扩散，从而显著改进了二极管的理想度并且提高了击穿电压。
-
公开(公告)号：CN101427370A
公开(公告)日：2009-05-06
申请号：CN200780014206.8
申请日：2007-04-25
Applicant: 国际商业机器公司
IPC: H01L23/62
CPC classification number: H01L29/7391 , H01L29/66356
Abstract: 本发明提供了一种具有双栅极导体的改善的CMOS二极管结构。具体而言，形成包括第一n掺杂区域和第二p掺杂区域的衬底。n型或p型导电性的第三区域位于所述第一与第二区域之间。n型导电性的第一栅极导体和p型导电性的第二栅极导体位于所述衬底之上并分别邻近所述第一和第二区域。此外，所述第二栅极导体通过介质隔离结构与所述第一栅极导体分隔开并隔离。在所述二极管结构中在所述第三区域与所述第二或第一区域之间形成具有下伏的耗尽区域的积累区域，并且所述积累区域优选地具有与所述第二或第一栅极导体宽度正相关的宽度。
-
公开(公告)号：CN111201622A
公开(公告)日：2020-05-26
申请号：CN201780095757.5
申请日：2017-12-19
Applicant: 国际商业机器公司
IPC: H01L39/22
Abstract: 一种垂直q电容器(202,302,700,1100,1400,1800)包括穿过超导材料(402)的层(602,1302，1304)的衬底(400)中的沟槽(304，502,902,1202，1204，1602)。超导体沉积在沟槽(304,502,902,1202,1204,1602)中，在沟槽(304,502,902,1202,1204,1602)的第一表面上形成第一膜，在第二表面上形成第二膜，并且在第三表面上形成所述超导体的第三膜。所述第一表面和所述第二表面基本上平行，并且沟槽(304,502,902,1202,1204,1602)中的所述第三表面将所述第一表面和所述第二表面分开。通过蚀刻暴露所述第三膜下方的电介质。在所述第一膜和超导量子逻辑电路中的第一接触之间形成第一耦合，在所述第二膜和所述超导量子逻辑电路中的第二接触之间形成第二耦合。所述第一耦合和所述第二耦合使得所述第一膜和所述第二膜操作为垂直q电容器(202,302,700,1100,1400,1800)，所述垂直q电容器(202,302,700,1100,1400,1800)将所述超导量子逻辑电路中的数据的完整性保持在阈值水平内。
-
公开(公告)号：CN101427370B
公开(公告)日：2011-03-30
申请号：CN200780014206.8
申请日：2007-04-25
Applicant: 国际商业机器公司
IPC: H01L23/62
CPC classification number: H01L29/7391 , H01L29/66356
Abstract: 本发明提供了一种具有双栅极导体的改善的CMOS二极管结构。具体而言，形成包括第一n掺杂区域和第二p掺杂区域的衬底。n型或p型导电性的第三区域位于所述第一与第二区域之间。n型导电性的第一栅极导体和p型导电性的第二栅极导体位于所述衬底之上并分别邻近所述第一和第二区域。此外，所述第二栅极导体通过介质隔离结构与所述第一栅极导体分隔开并隔离。在所述二极管结构中在所述第三区域与所述第二或第一区域之间形成具有下伏的耗尽区域的积累区域，并且所述积累区域优选地具有与所述第二或第一栅极导体宽度正相关的宽度。
-
-
-
-
-
-
Search Results
7
records
(took 0.018 seconds)
