公开(公告)号：CN101427370B

公开(公告)日：2011-03-30

申请号：CN200780014206.8

申请日：2007-04-25

Applicant: 国际商业机器公司

Inventor： D·M·翁森格 ,  W·劳施 ,  杨海宁

IPC: H01L23/62

CPC classification number: H01L29/7391 ,  H01L29/66356

Abstract: 本发明提供了一种具有双栅极导体的改善的CMOS二极管结构。具体而言，形成包括第一n掺杂区域和第二p掺杂区域的衬底。n型或p型导电性的第三区域位于所述第一与第二区域之间。n型导电性的第一栅极导体和p型导电性的第二栅极导体位于所述衬底之上并分别邻近所述第一和第二区域。此外，所述第二栅极导体通过介质隔离结构与所述第一栅极导体分隔开并隔离。在所述二极管结构中在所述第三区域与所述第二或第一区域之间形成具有下伏的耗尽区域的积累区域，并且所述积累区域优选地具有与所述第二或第一栅极导体宽度正相关的宽度。

公开(公告)号：CN101427370A

公开(公告)日：2009-05-06

申请号：CN200780014206.8

申请日：2007-04-25

Applicant: 国际商业机器公司

Inventor： D·M·翁森格 ,  W·劳施 ,  杨海宁

IPC: H01L23/62

CPC classification number: H01L29/7391 ,  H01L29/66356

Abstract: 本发明提供了一种具有双栅极导体的改善的CMOS二极管结构。具体而言，形成包括第一n掺杂区域和第二p掺杂区域的衬底。n型或p型导电性的第三区域位于所述第一与第二区域之间。n型导电性的第一栅极导体和p型导电性的第二栅极导体位于所述衬底之上并分别邻近所述第一和第二区域。此外，所述第二栅极导体通过介质隔离结构与所述第一栅极导体分隔开并隔离。在所述二极管结构中在所述第三区域与所述第二或第一区域之间形成具有下伏的耗尽区域的积累区域，并且所述积累区域优选地具有与所述第二或第一栅极导体宽度正相关的宽度。