-
公开(公告)号:CN104821274B
公开(公告)日:2018-09-11
申请号:CN201510047961.2
申请日:2015-01-29
Applicant: 台湾积体电路制造股份有限公司 , 陈敏璋 , 蔡坤谕
IPC: H01L21/3065
Abstract: 本发明提供了用于制造集成电路的工艺。该工艺包括:提供衬底,通过原子层沉积和分子层沉积的一种沉积在衬底上形成硬掩模,以及将硬掩模暴露于来自一种或多种带电粒子束的带电粒子以在硬掩模中图案化间隙。可选地,该工艺包括将硬掩模暴露于来自一种或多种带电粒子束的带电粒子以在硬掩模上图案化结构。
-
公开(公告)号:CN107968036A
公开(公告)日:2018-04-27
申请号:CN201710976389.7
申请日:2017-10-19
Applicant: 台湾积体电路制造股份有限公司 , 陈敏璋
IPC: H01L21/02 , H01L21/335 , H01L29/10
Abstract: 在制造高电子迁移率晶体管的方法中,第一Ⅲ-V族半导体层在基板上形成。第一Ⅲ-V族半导体层经图案化以形成鳍及凹陷表面。第二Ⅲ-V族半导体层形成以覆盖鳍及凹陷表面的顶表面及全部侧表面。第二Ⅲ-V族半导体层通过等离子辅助原子层沉积形成,其中在每次形成刚沉积的单层时进行等离子处理。
-
公开(公告)号:CN107464748A
公开(公告)日:2017-12-12
申请号:CN201710349130.X
申请日:2017-05-17
Applicant: 台湾积体电路制造股份有限公司 , 陈敏璋
IPC: H01L21/306 , H01L21/3065 , H01L21/02 , H01L21/3105
CPC classification number: H01L21/0228 , H01L21/02164 , H01L21/02181 , H01L21/02183 , H01L21/02186 , H01L21/02189 , H01L21/02236 , H01L21/02238 , H01L21/30604 , H01L21/3065 , H01L21/31116 , H01L29/0673 , H01L29/161 , H01L29/66795 , H01L29/66818 , H01L29/785 , H01L21/02112 , H01L21/02263 , H01L21/3105
Abstract: 在一种用于制造精细结构的方法中,在衬底上方通过使用原子层沉积形成金属氧化物层;以及去除金属氧化物层。在金属氧化物层和衬底之间形成界面氧化物层。界面氧化物层是构成衬底的元素的氧化物和去除界面氧化物层。本发明实施例涉及用于制造精细结构的方法。
-
-
公开(公告)号:CN106356288A
公开(公告)日:2017-01-25
申请号:CN201610549022.2
申请日:2016-07-13
Applicant: 台湾积体电路制造股份有限公司 , 陈敏璋
IPC: H01L21/027 , G03F7/20
CPC classification number: H01L21/3086 , H01L21/266 , H01L21/3081 , H01L21/027 , G03F7/20
Abstract: 本发明的实施例提供了一种半导体器件和制造方法,其中,使用照射的掩模材料形成具有减小的尺寸的部件。在实施例中,利用通过带电离子照射过的掩模材料来聚焦后续的照射工艺。在另一实施例中,照射掩模材料以使掩模材料再成型并且减小在掩模材料中形成的开口的尺寸。通过这样的工艺,可以避免光刻的限制并且可以实现更小的部件尺寸。
-
-
-
-