公开(公告)号：CN111261523B

公开(公告)日：2023-12-19

申请号：CN201911206686.9

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 翁翊轩 ,  陈彦廷 ,  李威养 ,  杨丰诚 ,  陈燕铭

IPC: H01L21/336 ,  H01L29/78

Abstract: 在实施例中，一种方法包括：形成从衬底延伸的鳍，鳍在形成之后具有第一宽度和第一高度；在鳍的沟道区上方形成伪栅极堆叠件；在与沟道区相邻的鳍中生长外延源极/漏极；以及在生长外延源极/漏极之后，用金属栅极堆叠件替换伪栅极堆叠件，在替换之前，鳍的沟道区具有第一宽度和第一高度，在替换之后，鳍的沟道区具有第二宽度和第二高度，第二宽度小于第一宽度，第二高度小于第一高度。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN115206884A

公开(公告)日：2022-10-18

申请号：CN202210529953.1

申请日：2022-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游佳达 ,  翁翊轩 ,  黄彦杰 ,  杜宜宪

IPC: H01L21/8234 ,  H01L21/8238

Abstract: 一种半导体结构，涉及一种用于在全绕式栅极晶体管结构中制造埋藏层以抑制接面漏电的方法。在一些实施例中，方法包括在基板上形成掺杂的外延层、在外延层上形成交替的第一及第二纳米片层的堆叠及图案化堆叠及外延层以形成鳍片结构。方法包括在鳍片结构上形成牺牲栅极结构、移除鳍片结构未被牺牲栅极结构覆盖的部分、以及蚀刻部分第一纳米片层。此外，方法包括在第一纳米片层的蚀刻部分上形成间隔物结构及在邻接第二纳米片层的外延层上形成源极/漏极外延结构。方法还包括移除牺牲栅极结构、移除第一纳米片层及形成栅极结构在第二纳米片层周围。

公开(公告)号：CN108122754B

公开(公告)日：2021-09-14

申请号：CN201711204403.8

申请日：2017-11-27

Applicant: 台湾积体电路制造股份有限公司 ,  刘致为

Inventor： 吕芳谅 ,  翁翊轩 ,  林诗雅 ,  刘致为 ,  潘正圣

IPC: H01L21/324 ,  H01L21/336

Abstract: 制造半导体元件的方法包含形成具有第一元素及第二元素于半导体基材上的合金半导体材料层；形成遮罩于合金半导体材料层上，以提供合金半导体材料层的屏蔽部分及未屏蔽部分；以来自辐射源的辐射照射未被遮罩覆盖的合金半导体材料层的未屏蔽部分，以转化合金半导体材料层，致使合金半导体材料层的未屏蔽部分的表面区域具有比合金半导体材料层的未屏蔽部分的内部区域高的第二元素的浓度，其中表面区域覆着内部区域。

公开(公告)号：CN112310220A

公开(公告)日：2021-02-02

申请号：CN202010662141.5

申请日：2020-07-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 翁翊轩 ,  李威养 ,  杨丰诚 ,  陈燕铭

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明实施例提供一种半导体结构，其包括多个半导体层的堆叠、第一金属栅极堆叠、第二金属栅极堆叠、源极/漏极结构以及源极/漏极接点。多个半导体层的一堆叠位于基板上；第一金属栅极堆叠位于半导体层的堆叠上；第二金属栅极堆叠交错于半导体层的堆叠之间；源极/漏极结构位于半导体层的堆叠中；源极/漏极接点位于源极/漏极结构上。在许多例子中，源极/漏极结构与第二金属栅极堆叠的侧壁隔有第一气隙，且源极/漏极接点与第一金属栅极堆叠的侧壁隔有第二气隙。

公开(公告)号：CN109427593A

公开(公告)日：2019-03-05

申请号：CN201810987391.9

申请日：2018-08-28

Applicant: 台湾积体电路制造股份有限公司 ,  刘致为

Inventor： 翁翊轩 ,  潘正圣 ,  刘致为 ,  蓝偟翔 ,  蔡仲恩 ,  吕芳谅

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种制造半导体装置的方法包含在基板上形成具有交替的多个第一半导体层和多个第二半导体层的堆叠的鳍状结构。多个第一半导体层和多个第二半导体层包含沿第一半导体层和第二半导体层的长度的第二部分的任一侧上的第一部分。多个第一半导体层和多个第二半导体层是由不同的材料形成。移除第一半导体层的第二部分以形成开口。形成掩模层于开口上方的最上层的第二半导体层的第二部分上方。利用来自辐射源的辐射照射第一半导体层和第二半导体层的第一部分，以使来自第一半导体层和第二半导体层的第一部分的材料彼此结合。

公开(公告)号：CN108122754A

公开(公告)日：2018-06-05

申请号：CN201711204403.8

申请日：2017-11-27

Applicant: 台湾积体电路制造股份有限公司 ,  刘致为

Inventor： 吕芳谅 ,  翁翊轩 ,  林诗雅 ,  刘致为 ,  潘正圣

IPC: H01L21/324 ,  H01L21/336

CPC classification number: H01L29/7848 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02664 ,  H01L21/268 ,  H01L21/28255 ,  H01L21/324 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66651 ,  H01L29/66795 ,  H01L21/3245

Abstract: 制造半导体元件的方法包含形成具有第一元素及第二元素于半导体基材上的合金半导体材料层；形成遮罩于合金半导体材料层上，以提供合金半导体材料层的屏蔽部分及未屏蔽部分；以来自辐射源的辐射照射未被遮罩覆盖的合金半导体材料层的未屏蔽部分，以转化合金半导体材料层，致使合金半导体材料层的未屏蔽部分的表面区域具有比合金半导体材料层的未屏蔽部分的内部区域高的第二元素的浓度，其中表面区域覆着内部区域。

公开(公告)号：CN112151542B

公开(公告)日：2024-07-09

申请号：CN202010591896.0

申请日：2020-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 翁翊轩 ,  李威养 ,  杨丰诚 ,  陈燕铭

IPC: H01L27/092 ,  H01L29/06 ,  H01L29/10 ,  H01L21/8238 ,  H10B10/00

Abstract: 半导体器件包括设置在半导体器件的NMOS区域中的第一器件。第一器件包括具有纳米结构沟道的垂直堆叠件的第一全环栅(GAA)器件。半导体器件还包括在半导体器件的PMOS区域中的第二器件。第二器件包括FinFET，该FinFET包括具有鳍宽度的鳍结构。鳍结构与相邻的鳍结构分隔开鳍间距。纳米结构沟道的最大沟道宽度不大于鳍宽度和鳍间距的总和。可选地，第二器件包括与第一GAA器件具有不同数量的纳米结构沟道的第二GAA器件。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN117276343A

公开(公告)日：2023-12-22

申请号：CN202311106502.8

申请日：2023-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林羿鋐 ,  翁翊轩 ,  邱子华 ,  彭成毅 ,  林家彬

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/08

Abstract: 根据本申请的实施例，公开了一种半导体器件和制造该半导体器件的方法。半导体器件包括：衬底；鳍状基底，设置在衬底上；纳米结构化沟道区，设置在鳍状基底的第一部分上；栅极结构，围绕纳米结构化沟道区；源极/漏极(S/D)区，设置在鳍状基底的第二部分上；以及隔离结构，设置在S/D区和鳍状基底的第二部分之间。隔离结构包括：未掺杂的半导体层，设置在鳍状基底的第二部分上；富硅介电层，设置在未掺杂的半导体层上；以及气体间隔件，设置在富硅介电层上。

公开(公告)号：CN112447715A

公开(公告)日：2021-03-05

申请号：CN202010883722.1

申请日：2020-08-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘书豪 ,  陈国儒 ,  李凯璇 ,  翁翊轩 ,  杨正宇 ,  陈亮吟 ,  张惠政 ,  杨育佳 ,  章勋明 ,  周孟翰

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本申请公开了FINFET器件和方法。一种器件，包括从半导体衬底延伸的鳍；在鳍之上的栅极堆叠；在栅极堆叠的侧壁上的第一间隔件；在与第一间隔件相邻的鳍中的源极/漏极区域；在栅极堆叠、第一间隔件和源极/漏极区域之上延伸的层间电介质层(ILD)，ILD具有第一部分和第二部分，其中ILD的第二部分比ILD的第一部分更靠近栅极堆叠；延伸穿过ILD并接触源极/漏极区域的接触插塞；在接触插塞的侧壁上的第二间隔件；以及第一隔离件和第二隔离件之间的气隙，其中，ILD的第一部分延伸穿过气隙并与第二间隔件物理接触，其中，ILD的第一部分密封气隙。

公开(公告)号：CN112151613A

公开(公告)日：2020-12-29

申请号：CN202010564780.8

申请日：2020-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 翁翊轩 ,  李威养 ,  杨丰诚 ,  陈燕铭

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 提供半导体结构与其制作方法。半导体结构可包括多个通道层位于半导体基板上；多个金属栅极结构各自位于两个通道层之间；内侧间隔物位于每一金属栅极结构的侧壁上；源极/漏极结构与金属栅极结构相邻；以及低介电常数的介电结构位于内侧间隔物上，其中低介电常数的介电结构延伸至源极/漏极结构中。低介电常数的介电结构可包含两个不类似的介电层，且其中之一可为空气。