-
公开(公告)号：CN103226968A
公开(公告)日：2013-07-31
申请号：CN201210545840.7
申请日：2012-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
CPC classification number: G11C7/12 , G11C7/106 , G11C7/1087 , G11C7/18 , G11C11/419 , G11C2207/005
Abstract: 本发明涉及存储器及其操作方法，其中，一种存储器包括多个存储块、多条全局位线、公共预充电电路以及选择电路。每个存储块都包括一对位线以及连接至一对位线的多个存储单元。每条全局位线都连接至至少一个存储块。预充电电路被配置为一次将一条全局位线预充电至预充电电压。选择电路连接在预充电电路和全局位线之间，并且被配置为一次将一条全局位线连接至预充电电路。
-
公开(公告)号：CN114695362A
公开(公告)日：2022-07-01
申请号：CN202110649226.4
申请日：2021-06-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/112
Abstract: 一种集成电路结构与集成电路只读记忆体结构的制造方法，集成电路只读记忆体结构包括第一只读记忆体晶体管与第二只读记忆体晶体管。第一只读记忆体晶体管具有第一栅极电极、第一源极与第一漏极。第二只读记忆体晶体管具有第二栅极电极、第二源极与第二漏极。漏极导线是位于第一漏极与第二漏极上，且是介于第一漏极与第二漏极之间。第一漏极、漏极导线与第二漏极是介于第一栅极电极与第二栅极电极之间。第一沟槽隔离结构用以电性隔离第一漏极与第一源极，第一源极位于第一栅极电极的下方。
-
Patent Agency Ranking
公开(公告)号：CN104050994A
公开(公告)日：2014-09-17
申请号：CN201310241750.3
申请日：2013-06-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/06
CPC classification number: G11C7/065 , G06F17/5063 , G06F17/5081 , G11C7/1048 , G11C7/12 , G11C11/419
Abstract: 用于存储器件的读出放大器包括：第一节点和第二节点、输入器件和输出器件。存储器件包括第一位线和第二位线以及连接至位线的至少一个存储单元。第一节点和第二节点分别连接至第一位线和第二位线。输入器件连接至第一节点和第二节点，响应于从存储单元读出的第一数据，生成朝向预定电压拉动第一节点的第一电流，并且响应于从存储单元读出的第二数据，生成朝向预定电压拉动第二节点的第二电流。输出器件连接至第一节点，以输出从存储单元读出的第一数据或第二数据。第一电流大于第二电流。本发明还提供了非对称读出放大器、存储器件及设计方法。
-
公开(公告)号：CN103247332A
公开(公告)日：2013-08-14
申请号：CN201210384824.4
申请日：2012-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4063 , G11C11/413
CPC classification number: G11C11/4094 , G11C11/419
Abstract: 一种存储器包括第一位线、耦合至第一位线的存储单元和耦合至第一位线的读辅助器件。读辅助器件被配置成响应于从存储单元读出的第一数据将第一位线上的第一电压拉向预定电压。读辅助器件包括配置成在第一阶段期间在第一位线与预定电压的节点之间建立第一电流路径的第一电路。读辅助器件还包括配置成在第二后续阶段期间在第一位线与预定电压的节点之间建立第二电流路径的第二电路。本发明还提供了具有读辅助器件的存储器及其操作方法。
-
公开(公告)号：CN104050994B
公开(公告)日：2016-12-28
申请号：CN201310241750.3
申请日：2013-06-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/06
CPC classification number: G11C7/065 , G06F17/5063 , G06F17/5081 , G11C7/1048 , G11C7/12 , G11C11/419
Abstract: 用于存储器件的读出放大器包括：第一节点和第二节点、输入器件和输出器件。存储器件包括第一位线和第二位线以及连接至位线的至少一个存储单元。第一节点和第二节点分别连接至第一位线和第二位线。输入器件连接至第一节点和第二节点，响应于从存储单元读出的第一数据，生成朝向预定电压拉动第一节点的第一电流，并且响应于从存储单元读出的第二数据，生成朝向预定电压拉动第二节点的第二电流。输出器件连接至第一节点，以输出从存储单元读出的第一数据或第二数据。第一电流大于第二电流。本发明还提供了非对称读出放大器、存储器件及设计方法。
-
公开(公告)号：CN103247332B
公开(公告)日：2016-02-24
申请号：CN201210384824.4
申请日：2012-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4063 , G11C11/413
CPC classification number: G11C11/4094 , G11C11/419
Abstract: 一种存储器包括第一位线、耦合至第一位线的存储单元和耦合至第一位线的读辅助器件。读辅助器件被配置成响应于从存储单元读出的第一数据将第一位线上的第一电压拉向预定电压。读辅助器件包括配置成在第一阶段期间在第一位线与预定电压的节点之间建立第一电流路径的第一电路。读辅助器件还包括配置成在第二后续阶段期间在第一位线与预定电压的节点之间建立第二电流路径的第二电路。本发明还提供了具有读辅助器件的存储器及其操作方法。
-
公开(公告)号：CN104658597A
公开(公告)日：2015-05-27
申请号：CN201410031943.0
申请日：2014-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/417
CPC classification number: G11C8/10 , G11C7/02 , G11C8/14 , G11C11/418 , G11C11/419
Abstract: 本发明提供了用于存储单元的三维（3-D）写辅助方案。一种集成电路包括存储单元阵列和写逻辑单元阵列。集成电路还包括写地址解码器，写地址解码器包括多个写输出端。写逻辑单元阵列电连接至多个写输出端。写逻辑单元阵列电连接至存储单元阵列。写逻辑单元阵列被配置为设置存储单元的工作电压。
-
-
-
-
-
-
Search Results
17
records
(took 0.029 seconds)
