公开(公告)号：CN101127354A

公开(公告)日：2008-02-20

申请号：CN200710109024.0

申请日：2007-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光茗 ,  庄学理 ,  孙元成

IPC: H01L27/092 ,  H01L27/04 ,  G03F1/14

Abstract: 本发明提供一种集成电路及形成集成电路的掩模组，该集成电路包括：半导体衬底，其具有第一区；至少一个p型区，在该半导体衬底中，且多个硅锗区形成在该p型区中；至少一个n型区，在该半导体衬底中；其中在该第一区中的所有所述硅锗区具有第一总面积，在该第一区中的所有所述p型区具有第二总面积，在该第一区中的所有所述n型区具有第三总面积；并且其中该第一总面积与该第二及第三总面积的总和的比率约介于5％至50％之间。本发明能够改善硅锗区的厚度均匀性，并且所需的设计改变较少。

公开(公告)号：CN110649023A

公开(公告)日：2020-01-03

申请号：CN201910563723.5

申请日：2019-06-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶凌彦 ,  萧孟轩 ,  孙元成

IPC: H01L27/092 ,  H01L29/10 ,  H01L29/423 ,  H01L21/8238

Abstract: 本揭示是关于一种集成电路。所揭示的技术在沟槽内局部地形成磊晶层，此沟槽具有在沟槽的侧壁中堆叠的角形凹陷。控制凹陷大小以控制在沟槽内形成的磊晶层的厚度。凹陷由覆盖层覆盖并且从最底部凹陷开始相继地逐个暴露出。磊晶层在沟槽内逐个形成，磊晶层的晶面边缘部分对准到相应凹陷中，此凹陷是为了磊晶层而相继地暴露的凹陷。

公开(公告)号：CN103367163B

公开(公告)日：2016-06-08

申请号：CN201210337912.9

申请日：2012-09-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  杨凯杰 ,  吴伟豪 ,  后藤贤一 ,  吴志强 ,  孙元成

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/1041 ,  H01L21/26506 ,  H01L21/2658 ,  H01L29/1045 ,  H01L29/1608 ,  H01L29/66537 ,  H01L29/66545 ,  H01L29/66651 ,  H01L29/7833

Abstract: 在衬底上制造金属氧化物半导体场效应晶体管(MOSFET)器件的方法包括通过第一类型掺杂剂掺杂MOSFET器件的沟道区。通过第二类型掺杂剂在衬底中形成源极和漏极。在位于MOSFET器件的栅极下方的区域中实施选择性掺杂剂去活化。本发明还提供了栅极下方具有选择性掺杂剂去活化的MOSFET。