公开(公告)号：CN100352048C

公开(公告)日：2007-11-28

申请号：CN200410063160.7

申请日：2004-05-26

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  伊藤智宏 ,  横山茂 ,  桑原治

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/44

CPC classification number: H01L23/544 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L2223/5442 ,  H01L2223/54453 ,  H01L2223/54466 ,  H01L2223/5448 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05647 ,  H01L2224/1147 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/3025 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/013

Abstract: 本发明涉及半导体元件及其制造方法。在进行用于形成柱电极的抗电镀膜的曝光时，首先，利用形成柱电极用第1曝光掩模(24)，对半导体元件形成区域(21)和对准标记形成区域(22)进行分步曝光。然后，利用形成对准用柱电极用的第2曝光掩模(25)，仅对对准标记形成区域(22)进行曝光。因此，在半导体元件形成区域(21)仅形成柱电极(10)，在对准标记形成区域(22)仅形成对准用柱电极(10a)。

公开(公告)号：CN1574328A

公开(公告)日：2005-02-02

申请号：CN200410063160.7

申请日：2004-05-26

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  伊藤智宏 ,  横山茂 ,  桑原治

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/44

CPC classification number: H01L23/544 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L2223/5442 ,  H01L2223/54453 ,  H01L2223/54466 ,  H01L2223/5448 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05647 ,  H01L2224/1147 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/3025 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/013

Abstract: 本发明涉及半导体元件及其制造方法。在进行用于形成柱电极的抗电镀膜的曝光时，首先，利用柱电极形成用第1曝光掩模(24)，对半导体元件形成区域(21)和调整标记形成区域(22)进行分步曝光。然后，利用调整用柱电极形成用的第2曝光掩模(25)，仅对调整标记形成区域(22)进行曝光。因此，在半导体元件形成区域(21)仅形成柱电极(10)，在调整标记形成区域(22)仅形成调整用柱电极(10a)。

公开(公告)号：CN102234097A

公开(公告)日：2011-11-09

申请号：CN201110076666.1

申请日：2011-03-29

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治

IPC: B81B7/02 ,  B81C1/00

CPC classification number: H01L23/49827 ,  B81B7/007 ,  B81B2207/095 ,  B81B2207/096 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/3107 ,  H01L23/49822 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/92244 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1461 ,  H01L2924/00

Abstract: 一种半导体结构体，提高嵌入有在电子电路的周围需要空间的半导体结构体的半导体装置的生产性。半导体结构体具有：半导体基板，在规定区域中设有电子电路；配线，设在上述半导体基板上的上述规定区域的外部；外部连接用电极，设在上述配线上；密封树脂，设置为，使其将上述外部连接用电极的侧面覆盖；壁，夹在上述电子电路及上述密封树脂之间。

公开(公告)号：CN1830083B

公开(公告)日：2011-04-13

申请号：CN200480021710.7

申请日：2004-11-10

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  定别当裕康 ,  若林猛 ,  三原一郎

IPC: H01L23/538

CPC classification number: H01L2224/32145 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/3025

Abstract: 第一半导体元件(4)贴装在底板(1)上面，并且处于其外围由绝缘元件(16)覆盖并且其上表面由上部绝缘膜(17)覆盖的密封状态中。形成于上部绝缘膜(17)上面的上部布线层(20，24)和通过下部绝缘膜(31，34)形成于底板(1)下面的下部布线层(33，37)通过导体(43)相连。第二半导体元件(40)露出贴装，并与下部布线层(33，37)相连。

公开(公告)号：CN1322566C

公开(公告)日：2007-06-20

申请号：CN200410104735.5

申请日：2004-09-16

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  定别当裕康

IPC: H01L21/60 ,  H01L23/12 ,  H01L23/48 ,  H01L23/34

CPC classification number: H01L24/83 ,  H01L23/3128 ,  H01L23/3677 ,  H01L23/49816 ,  H01L24/19 ,  H01L24/27 ,  H01L24/29 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/2518 ,  H01L2224/274 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/83191 ,  H01L2224/8385 ,  H01L2224/92244 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00

Abstract: 一种半导体装置，其中利用由树脂等形成的基板(1)、绝缘层(17)和第1、第2上层绝缘膜(17、18)覆盖具有硅基板(4)、柱状电极(14)和散热用柱状电极(15)的半导体构成体(2)的下表面、侧表面及上表面。还有，通过第2上层绝缘膜(25)的开口部(28)使连接于半导体构成体(2)的散热用柱状电极(15)(包含散热用再布线(13)和散热用基底金属层(12))的散热层(23)(包含散热用基底金属层(22))露出到外部。由此能够改善散热性。根据本发明可以提供一种被绝缘材料覆盖整个表面的半导体装置，其散热性良好。

公开(公告)号：CN1953167A

公开(公告)日：2007-04-25

申请号：CN200610162516.1

申请日：2004-05-26

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  伊藤智宏 ,  横山茂 ,  桑原治

IPC: H01L23/485 ,  H01L23/544

CPC classification number: H01L23/544 ,  H01L2223/5442 ,  H01L2223/54466 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明涉及半导体元件，在柱电极形成后，能可靠地识别调整标记，并高效率地进行调整，其具有：半导体衬底，具有多个半导体元件形成区域及至少一个调整标记形成区域；多个连接焊盘；绝缘膜；多个柱电极；及用于进行暂时调整的暂时调整用柱电极和用于进行正式调整的正式调整用柱电极，形成在各调整标记形成区域内的绝缘膜的上侧，而且个数少于在各半导体元件形成区域内形成的柱电极，正式调整用柱电极的平面尺寸小于暂时调整用柱电极；密封膜，由有机树脂形成，且形成在各个半导体元件形成区域内的柱电极之间、并在各调整标记形成区域内的调整用柱电极的外部；其中，各调整用柱电极的上表面被露出到外部，而且与密封膜的上表面成齐平面。

公开(公告)号：CN1574263A

公开(公告)日：2005-02-02

申请号：CN200410047545.4

申请日：2004-05-21

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  胁坂伸治

IPC: H01L21/60 ,  H01L23/48 ,  H01L23/52

CPC classification number: H01L24/97 ,  H01L23/3128 ,  H01L23/5389 ,  H01L24/19 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/056 ,  H01L2224/05655 ,  H01L2224/12105 ,  H01L2224/2402 ,  H01L2224/24226 ,  H01L2224/274 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/82 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2924/00014

Abstract: 本发明提供一种能提高外部连接用的电极和布线的电连接的可靠性的半导体封装及其制造方法。所谓CSP的半导体结构体(2)通过粘接层(3)而粘接在基片(1)的上面中央部上。在基片(1)的上面由树脂构成的矩形框状的绝缘层(14)被设置成其上面与半导体结构体(2)的上面大致在同一面上。在半导体结构体(2)和绝缘膜(14)的上面，使预浸材料完全固化而形成的绝缘膜(15)设置成使其上面形成平坦状态。在绝缘膜(15)的上面，设置了把金属片制作成图形而构成的上层再布线(16)。在此情况下，与上层再布线(16)的下面形成一体的尖头向下圆锥形状的凸起电极(17)，在进入到绝缘膜(15)内的状态下与柱状电极(12)的上面中央部相连接。