一种SOI‑LIGBT器件及其制备方法

    公开(公告)号:CN107017282A

    公开(公告)日:2017-08-04

    申请号:CN201710096610.X

    申请日:2017-02-22

    Abstract: 本发明提供了一种基于绝缘体上硅(SOI)使用到阳极弱反型层的新型横向绝缘栅双极晶体管(AWIL‑LIGBT)及其制备方法,采用阳极弱反型结构用来消除负阻效应。相对于常规SA‑LIGBT,本发明阳极多了一个栅板,还有一个P体区2,介于反型所形成的高电阻,阳极P+中的空穴可以更快的注入漂移区,从而消除负阻效应。对比普通SA‑LIGBT,本发明在关断速度不变同时击穿电压提升的情况下,消除了阳极短路LIGBT(SA‑LIGBT)在导通过程中会出现的负阻效应。

    一种双层部分SOILIGBT器件及其制造方法

    公开(公告)号:CN105633140A

    公开(公告)日:2016-06-01

    申请号:CN201610193224.8

    申请日:2016-03-30

    CPC classification number: H01L29/7394 H01L23/367 H01L29/1095 H01L29/66325

    Abstract: 本发明公开了一种双层部分SOI LIGBT器件,包括硅衬底,硅衬底上从左到右依次设有第一埋氧层和N埋层,N埋层的上表面高于第一埋氧层的上表面,第一埋氧层上设有P埋层,N埋层上设有第二埋氧层,P埋层的上表面和第二埋氧层的上表面在同一高度,P埋层和第二埋氧层上设有N型漂移区;本发明还公开了一种双层部分SOI LIGBT器件的制造方法,将常规SOI LIGBT的氧化层分成两层,并且在夹层之间使用反向PN结隔离。这种新型的分段隔离的结构一方面在保证器件良好的隔离衬底漏电流的情况下,提高了散热能力,降低了工作温度,同时也提高了击穿电压。

    一种具有N型电荷层的低EMI噪声IGBT器件

    公开(公告)号:CN115101577A

    公开(公告)日:2022-09-23

    申请号:CN202210522431.9

    申请日:2022-05-13

    Abstract: 本发明公开了一种具有N型电荷层的低EMI噪声IGBT器件,包括从下至上依次层叠设置的集电极金属电极、P+集电区、N缓冲层和N漂移区。在N漂移区的表面,分为MOS区和空穴路径区;MOS区包括左右依次设置的栅极、P阱;其空穴路径区,包括左右依次设置的第一浮空P区、第一虚栅、间隔P型区、第二虚栅、第二浮空P区;一个N型电荷层即ND+层设置于第二浮空P区的下方。所述的ND+层和N漂移区形成ND+ND高低结,在器件开启阶段可阻挡空穴在栅氧附近积累,降低了负电容对栅极地充电,抑制了器件的EMI噪声。

    一种具有氧化层的LIGBT型ESD保护器件

    公开(公告)号:CN110473869B

    公开(公告)日:2022-05-24

    申请号:CN201910813865.2

    申请日:2019-08-30

    Abstract: 本发明涉及电子元器件技术领域的一种具有氧化层的LIGBT型ESD保护器件,包括位于底部的衬底层及埋氧层,埋氧层的上方覆盖有漂移区,漂移区的上方分别覆盖有buffer层和body区,漂移区的上方且位于buffer层的右侧设有氧化层,buffer层内具有第三重掺杂区,漂移区的上方且位于body区的左侧设有场氧隔离区,场氧隔离区和body区的上端均覆盖有多晶硅栅极,body区上方形成第一重掺杂区和第二重掺杂区,多晶硅栅极、第一重掺杂区和第二重掺杂区用导线相连接地,通过加入阳极端氧化层技术,同时通过降低阳极端的第三重掺杂区向漂移区的注入效率,并增加ESD电流流通路径长度,进而提高维持电压,可降低闩锁效应的发生风险。

    一种SOI-LIGBT器件及其制备方法

    公开(公告)号:CN107017282B

    公开(公告)日:2020-01-21

    申请号:CN201710096610.X

    申请日:2017-02-22

    Abstract: 本发明提供了一种基于绝缘体上硅(SOI)使用到阳极弱反型层的新型横向绝缘栅双极晶体管(AWIL‑LIGBT)及其制备方法,采用阳极弱反型结构用来消除负阻效应。相对于常规SA‑LIGBT,本发明阳极多了一个栅板,还有一个P体区2,介于反型所形成的高电阻,阳极P+中的空穴可以更快的注入漂移区,从而消除负阻效应。对比普通SA‑LIGBT,本发明在关断速度不变同时击穿电压提升的情况下,消除了阳极短路LIGBT(SA‑LIGBT)在导通过程中会出现的负阻效应。

    一种高动态范围红外焦平面读出电路

    公开(公告)号:CN103237180B

    公开(公告)日:2015-12-09

    申请号:CN201310116031.9

    申请日:2013-04-03

    Abstract: 一种高动态范围红外焦平面读出电路,包括像素单元电路、比较计数电路、电荷重新分配控制电路及数字模拟转化电路,像素单元电路的输出分别连接比较计数电路和电荷重新分配控制电路,比较计数电路的一个输出连接像素单元电路,比较计数电路的另一个输出分别连接数字模拟转化电路和电荷重新分配控制电路,数字模拟转化电路的输出连接电荷重新分配控制电路。

    一种P柱区阶梯掺杂的二维类SJ/RESURFLDMOS器件及其制造方法

    公开(公告)号:CN104701381A

    公开(公告)日:2015-06-10

    申请号:CN201510095284.1

    申请日:2015-03-03

    Abstract: 本发明公开了一种具有P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件及其制造方法,本发明创新之处在于,用RESURF结构与二维超结结构相结合的漂移区代替常规LDMOS的单一轻掺杂漂移区。如图所示,靠近源极的一侧采用二维横向超结结构,靠近漏极一侧采用RESURF结构。本发明又将变掺杂的思想引入新结构,将漂移区超结中的P柱区进行阶梯掺杂,掺杂浓度由源极到漏极逐渐降低。新型的P柱区阶梯掺杂的二维类SJ/RESURF LDMOS结构可以消除衬底辅助耗尽效应,平衡漂移区的电荷,提高器件击穿电压的同时保持了器件好的导通电阻特性。本发明的思想是从体内调制表面和体内电场,并且体内调制还有不会在表面形成场的突变的优点,因此,热载流子不容易进入其上的场氧中,如此则提高了场氧的可靠性,进而提高了器件的可靠性。此外,新结构工艺简单,可进一步降低生产成本。

    一种高背景应用的BDI型像素单元电路

    公开(公告)号:CN104034431A

    公开(公告)日:2014-09-10

    申请号:CN201410275471.3

    申请日:2014-06-19

    Abstract: 一种高背景应用的BDI型像素单元电路,在现有包括依次连接的输入放大器、注入管、积分/复位控制电路、采样开关电路和输出控制电路的基础上,去除用于控制积分时间的采样开关电路,在注入管与积分/复位控制电路之间增设注入开关管,通过注入开关管来控制积分时间,注入开关管的栅极连接数字信号Vint,漏极连接前级注入管的输出,源极连接后级积分/复位控制电路的输入。

    一种内嵌双MOS触发的SCR-LDMOS型ESD保护器件

    公开(公告)号:CN113270400A

    公开(公告)日:2021-08-17

    申请号:CN202110558693.6

    申请日:2021-05-21

    Abstract: 本发明公开了一种内嵌双MOS触发的SCR‑LDMOS型ESD保护器件,当ESD信号作用于新型SCR‑LDMOS结构阳极时,一方面,新结构中的双MOS结构(PMOS+NMOS)引入的P+/N‑buffer结取代了传统SCR‑LDMOS结构中的P‑body/N‑epi结发生雪崩击穿,降低了器件的触发电压,另外PMOS还辅助NMOS通道开启泄放ESD电流;另一方面,内嵌双MOS触发SCR‑LDMOS结构中存在的PMOS‑NMOS通道可以对SCR‑LDMOS电压进行箝位,抑制器件内部正反馈效应,提高器件维持电压。此外,相比于传统结构,新结构引入了PMOS‑NMOS通道,电流泄放能力也得到了进一步提高。

Patent Agency Ranking