公开(公告)号：CN102522337B

公开(公告)日：2014-07-02

申请号：CN201110423372.1

申请日：2011-12-16

Applicant: 北京大学

Inventor： 韩德栋 ,  蔡剑 ,  王薇 ,  王亮亮 ,  王漪 ,  张盛东 ,  任奕成 ,  刘晓彦 ,  康晋锋

IPC: H01L21/336

Abstract: 本发明公开了一种顶栅氧化锌薄膜晶体管的制备方法，属于半导体行业、平板显示领域。本发明在顶栅氧化锌薄膜晶体管的制备过程中，将沟道区、栅介质层和栅电极层一起剥离，工艺步骤简单，且沟道层、栅绝缘介质层和栅电极层这三层是在真空条件下连续生长的，节约制造成本，且减小了空气、灰尘等外界杂质对各层薄膜的污染，有效提高氧化锌薄膜晶体管器件的性能。

公开(公告)号：CN103050544A

公开(公告)日：2013-04-17

申请号：CN201310018388.3

申请日：2013-01-17

Applicant: 北京大学

Inventor： 韩德栋 ,  张索明 ,  田宇 ,  单东方 ,  黄福青 ,  丛瑛瑛 ,  王漪 ,  张盛东 ,  刘力锋 ,  刘晓彦 ,  康晋锋

IPC: H01L29/786 ,  H01L29/49 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种底栅薄膜晶体管及其制备方法。本发明在玻璃或者塑料的衬底上制备薄膜晶体管，采用掺镓的氧化锌半导体材料作为透明半导体导电的沟道层，在制备过程中采用独特工艺加入适量的氧气使掺镓的氧化锌呈现出半导体特性，并且显示出高迁移特性，有效的提高了薄膜晶体管的性能。本发明的制备方法步骤简单，制备成本低，对提高薄膜晶体管器件的性能具有积极效果，改善了器件性能，降低了制备成本。同时，氧化锌镓薄膜是环保材料，工艺简单，制备成本低，具有广泛的应用前景。

公开(公告)号：CN102593008A

公开(公告)日：2012-07-18

申请号：CN201210050309.2

申请日：2012-02-29

Applicant: 北京大学

Inventor： 王漪 ,  王亮亮 ,  韩德栋 ,  蔡剑 ,  王薇 ,  耿友峰 ,  任奕成 ,  张盛东 ,  刘晓彦 ,  康晋锋

IPC: H01L21/34

Abstract: 本发明公开了一种底栅自对准氧化锌薄膜晶体管的制备方法。本发明的制备方法采用底栅结构，首先生长光刻刻蚀出栅电极，然后连续生长栅介质层及有源区层，再光刻刻蚀出有源区，以栅电极为掩膜，配合源电极和漏电极的掩膜版，背部曝光即可实现自对准。由于该方法实现了源电极和漏电极与栅电极的自对准，极大减小栅电极与源漏的寄生电容，因而能提高薄膜晶体管电路的驱动能力。而该制备方法的改进在于，背曝光的同时使光线通过源电极和漏电极的掩膜版，光刻之后结合剥离工艺即可一次形成源电极和漏电极的区域。整个流程只需三步光刻，节省了一步光刻工艺。由于微电子工艺对光刻的成本极为敏感，因此本发明的制备方法可简化工艺流程，节约制造成本。

公开(公告)号：CN101984506B

公开(公告)日：2012-07-04

申请号：CN201010504099.0

申请日：2010-10-12

Applicant: 北京大学

Inventor： 韩德栋 ,  王漪 ,  张盛东 ,  孙雷 ,  张韬 ,  任奕成 ,  康晋锋 ,  刘晓彦 ,  韩汝琦

IPC: H01L21/336 ,  H01L21/311 ,  H01L21/28

Abstract: 本发明提供了一种二次光刻实现薄膜晶体管的制备方法，属于半导体技术平板显示领域。该方法具体包括：首先在玻璃或者塑料衬底上生长一层半导体沟道层；然后生长一层栅绝缘介质层；再进行第一次光刻和刻蚀定义栅绝缘介质层图形；随后生长一层导电薄膜材料，光刻和刻蚀形成栅电极、源端电极和漏端电极。本发明采用二次光刻形成薄膜晶体管的工艺技术，减少了光刻次数，简化了工艺步骤，从而提高了工作效率，降低了制造成本。为液晶显示等行业提供简便可行的薄膜晶体管制备方法。

公开(公告)号：CN102157565A

公开(公告)日：2011-08-17

申请号：CN201110020661.7

申请日：2011-01-18

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  贺鑫 ,  王漪 ,  韩德栋 ,  韩汝琦

IPC: H01L29/786 ,  H01L21/77

CPC classification number: H01L29/66742 ,  H01L29/66969 ,  H01L29/7869 ,  H01L29/78696

Abstract: 本发明公开了一种金属氧化物薄膜晶体管的制作方法，通过先生成具有高载流子浓度的有源层，然后将沟道区通过具有氧化功能的等离子体进行氧化处理，在保持源漏区具有高的载流子浓度的同时，使沟道区具有低的载流子浓度；另外，晶体管的阈值电压由后续低温下具有氧化功能的等离子体处理条件所控制，因此晶体管特性的可控性大为提高，制作的工艺流程也有所简化。

公开(公告)号：CN118380384A

公开(公告)日：2024-07-23

申请号：CN202410418064.7

申请日：2024-04-09

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 韩德栋 ,  段瑞斌 ,  方志增 ,  许登钦 ,  张鸣鹤 ,  解靖烨 ,  张兴 ,  刘力锋

IPC: H01L21/8234 ,  H01L27/088 ,  H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种自对准垂直沟道晶体管结构及其制造方法，属于半导体器件技术领域，该方法包括：提供衬底和二氧化硅层，并对二氧化硅层进行刻蚀，形成二氧化硅凹槽；形成覆盖二氧化硅凹槽底部的共用漏极、覆盖二氧化硅凹槽外部的部分二氧化硅层的上表面的第一晶体管的源极和第二晶体管的源极；形成第二硬掩膜层，在共用漏极、二氧化硅凹槽侧壁、第一晶体管的源极、第二晶体管的源极以及第二硬掩膜层限定的区域采用自对准工艺依次形成有源层、栅介质层和栅极层。本申请提供的方法及其结构，可使得有源层、栅介质层和栅极层完全自对准沉积，保证层间完全对准，且可避免晶体管栅极端与晶体管源端相连从而导致晶体管发生电学短路失效。

公开(公告)号：CN117637481A

公开(公告)日：2024-03-01

申请号：CN202311568974.5

申请日：2023-11-22

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 韩德栋 ,  李琪 ,  许登钦 ,  王朝晖 ,  史建兵 ,  张兴 ,  刘力锋 ,  王漪

IPC: H01L21/336 ,  H01L29/786 ,  H01L29/423 ,  C23C14/35 ,  C23C14/24 ,  C23C16/455

Abstract: 本发明公开了一种垂直沟道氧化物薄膜晶体管的制备方法，属于集成电路领域。该方法制备的垂直沟道氧化物薄膜晶体管包括低阻硅衬底、源/漏电极、有源层、栅介质、栅电极，源/漏电极分居有源层上下两侧，栅介质位于有源层上侧的源/漏电极之上和有源层及源/漏电极两侧，单/双栅电极位于栅介质之上。本发明制备垂直沟道氧化物薄膜晶体管涉及单栅结构和双栅结构两种类型，该方法利用光刻工艺、溅射工艺、原子层淀积工艺和刻蚀工艺等常规技术，有望实现垂直沟道氧化物薄膜晶体管的规模化制备，步骤简单、成本低、可操作性强，具有非常重要的应用价值。

公开(公告)号：CN116502695A

公开(公告)日：2023-07-28

申请号：CN202310250232.1

申请日：2023-03-14

Applicant: 北京大学

Inventor： 刘力锋 ,  任思奇 ,  黄鹏 ,  韩德栋 ,  张兴

IPC: G06N3/082 ,  G06N3/096 ,  G06N3/084 ,  G06N3/0464 ,  G06N3/048

Abstract: 本发明涉及深度学习技术领域，提供一种基于通道剪枝的模型压缩方法、装置、设备及介质，该方法包括：获取带标注数据的样本数据集，并利用样本数据集对预设的第一检测模型进行迭代训练，得到第二检测模型；对第二检测模型进行稀疏化训练，以获取第二检测模型各输出通道对应的缩放因子；所述缩放因子用于表征第二检测模型各输出通道的重要程度；根据缩放因子对第二检测模型的输出通道进行剪枝处理，以对第二检测模型进行压缩，得到第三检测模型；所述第三检测模型的输出通道的数量为八的整数倍；基于第一检测模型对第三检测模型进行知识蒸馏，得到目标检测模型。通过通道剪枝和知识蒸馏，在压缩模型体积的同时，保证了模型的检测精度。

公开(公告)号：CN113013250A

公开(公告)日：2021-06-22

申请号：CN202110205068.3

申请日：2021-02-24

Applicant: 北京大学

Inventor： 董俊辰 ,  李琪 ,  韩德栋 ,  王漪 ,  张兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/51 ,  H01L21/34 ,  H01L21/443

Abstract: 本发明公开了一种场效应晶体管及其制备方法，属于微电子器件领域。该场效应晶体管包括衬底、栅电极、金属‑绝缘层电介质、有源层和源/漏电极，栅电极位于衬底之上，金属‑绝缘层电介质位于栅电极之上，有源层位于金属‑绝缘层电介质之上,源/漏电极位于有源层之上，所述金属‑绝缘层电介质结构采用氧化铝/钛/氧化铝的三明治结构，所述氧化铝薄膜厚度分别为10‑100纳米，钛薄膜为金属钛薄膜或氧化钛薄膜，所述钛薄膜厚度为10‑100纳米。本发明提出了一种用于微电子器件的新型high‑k电介质材料，该金属‑绝缘层混合电介质采用磁控溅射和原子层淀积工艺制备，步骤简单、成本低，具有实际应用潜力。

公开(公告)号：CN112447855A

公开(公告)日：2021-03-05

申请号：CN201910826414.2

申请日：2019-09-03

Applicant: 北京大学

Inventor： 韩德栋 ,  李慧津 ,  董俊辰 ,  王漪 ,  周孝斌 ,  衣壮 ,  周大中

IPC: H01L29/786 ,  H01L21/335 ,  H01L21/027

Abstract: 本发明提供一种薄膜晶体管制备方法，属于集成电路制造和显示领域。本发明的核心是整个薄膜晶体管全部采用原子层淀积技术制备，工艺温度低、成膜质量高、薄膜厚度控制精确。薄膜晶体管的绝缘层和有源层，采用相同的工艺手段、相同的淀积温度，可以连续生长，有利于减少沟道和绝缘体的界面陷阱和界面微变形，提高界面质量，改善器件的亚阈值摆幅。且有源层和绝缘层共用相同的光刻掩膜版图形化，因此减少了一次光刻，节约了工艺制造成本。本发明有望在未来的TFT集成电路和新型显示中得到应用。