公开(公告)号：CN111564556A

公开(公告)日：2020-08-21

申请号：CN202010439886.5

申请日：2020-05-22

Applicant: 北京大学

Inventor： 黎明 ,  李小康 ,  张宝通 ,  杨远程 ,  黄如

IPC: H01L45/00

Abstract: 本发明公开了一种金字塔形阻变存储器及其制备方法，属于氧空位型阻变存储器领域。本发明通过采用将金字塔形尖端底电极的电场增强作用，加速氧空位在阻变介质中的迁移，控制导电细丝生长的位置和形状，与现有的平面型阻变存储器相比，该结构的阻变存储器件具有更低的功耗和更好的可靠性。另外通过将金字塔结构制备到CMOS的源漏通孔中可以实现与CMOS电路的良好集成。

公开(公告)号：CN103681355B

公开(公告)日：2016-04-06

申请号：CN201310697719.0

申请日：2013-12-18

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  黎明 ,  杨远程 ,  宣浩然

IPC: H01L21/336

CPC classification number: H01L21/02271 ,  H01L21/31051 ,  H01L21/31105 ,  H01L29/0847 ,  H01L29/12 ,  H01L29/165 ,  H01L29/66477 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7834

Abstract: 本发明公开一种制备准SOI源漏场效应晶体管器件的方法，包括如下步骤：形成器件的有源区；形成器件的栅叠层结构；形成源漏延伸区的掺杂，并在栅叠层两侧形成第一层侧墙；形成凹陷的源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；若采用后栅工艺则去掉之前的假栅，重新进行高k金属栅的淀积；形成接触和金属互联。本发明所述方法能很好地与现有CMOS工艺兼容，具有工艺简单、热预算较小的特点，相比传统的场效应晶体管，依据本发明所述方法制备的准SOI源漏场效应晶体管器件能有效降低泄漏电流，减小器件的功耗。

公开(公告)号：CN103700593B

公开(公告)日：2016-02-17

申请号：CN201310696063.0

申请日：2013-12-18

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  黎明 ,  杨远程 ,  宣浩然

IPC: H01L21/336 ,  H01L21/762

CPC classification number: H01L21/823814 ,  H01L21/265 ,  H01L21/28185 ,  H01L21/28264 ,  H01L21/3065 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/845 ,  H01L29/0653 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7851

Abstract: 本发明公开一种制备准SOI源漏多栅器件的方法，属于超大规模集成电路制造技术领域，所述方法依次包括如下步骤：在第一半导体衬底上形成Fin条形状的有源区；形成STI隔离层；淀积栅介质层和栅材料层，形成栅叠层结构；形成源漏延伸区的掺杂结构；形成凹陷源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；将假栅去掉，重新进行高k金属栅的淀积；形成接触和金属互联。该方法可有效降低泄漏电流，减小器件的功耗，具有较小的热预算，且工艺简单，能与传统CMOS工艺兼容，还能应用到除硅以外的半导体材料，有利于应有到大规模集成电路制造中。

公开(公告)号：CN104037159A

公开(公告)日：2014-09-10

申请号：CN201410275700.1

申请日：2014-06-19

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  樊捷闻 ,  宣浩然 ,  张昊 ,  黄如

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02271 ,  H01L21/0274 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3083 ,  H01L21/31055 ,  H01L29/045 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体结构，包括：一半导体衬底，多层超细硅线条，所述的多层超细硅线条的界面形状受衬底晶向和线条轴向晶向双重控制。形成方法包括：通过刻蚀工艺形成鱼鳍状硅岛Fin及其两端的源漏区；制备硅的腐蚀掩蔽层；形成多层超细硅线条。本发明的优点：最终形成的多层超细硅线条的位置与截面形状均匀、可控；对硅的各向异性腐蚀是自停止的，工艺窗口大，可在同一硅片上实现不同直径的硅线条；ICPECVD具有较强的窄槽填充能力，淀积牺牲层和腐蚀掩蔽层材料时无空洞；结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求；采用自上而下的加工方法，完全和体硅平面晶体管工艺兼容，工艺成本代价小。

公开(公告)号：CN111564489B

公开(公告)日：2021-03-23

申请号：CN202010430790.2

申请日：2020-05-20

Applicant: 北京大学

Inventor： 黎明 ,  李小康 ,  于博成 ,  杨远程 ,  黄如

IPC: H01L29/772 ,  H01L29/10 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明公开了一种纳米线离子栅控突触晶体管及其制备方法，属于面向神经网络硬件化应用的突触器件领域。本发明结合了围栅纳米线良好的一维输运特性和离子栅控双电层体系中低操作电压的优势，与现有的基于二维材料或者有机材料的平面大尺寸突触晶体管相比，能够实现更低的功耗和更小的面积开销。另外，其优良的器件一致性和CMOS后端集成特性，使得其有潜力运用到未来大规模神经形态计算电路中。

公开(公告)号：CN106252227B

公开(公告)日：2019-06-07

申请号：CN201610659888.9

申请日：2016-08-12

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L21/335 ,  H01L29/775 ,  H01L29/10 ,  G01N27/00 ,  B82Y40/00

Abstract: 本发明提供一种带栅极调控的垂直沟道纳米线生物传感器的集成方法，属于半导体制造技术领域。该方法结合刻蚀通孔、外延沟道以实现垂直沟道的纳米线生物传感器的集成。本发明与传统的水平沟道结构相比，生物分子在溶液中进行布朗运动时对纳米线沟道表面的各个方向均产生随机碰撞，最终在纳米线表面产生更高的修饰密度。且本发明避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能；以及可以将沟长缩短至10nm以下，满足了对单个蛋白质或核酸分子的修饰要求。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。

公开(公告)号：CN106206296B

公开(公告)日：2019-06-07

申请号：CN201610641234.3

申请日：2016-08-08

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L21/335 ,  H01L29/775 ,  H01L29/10

Abstract: 本发明提供一种垂直沟道纳米线生物传感器的集成方法，属于半导体制造技术领域。该方法结合刻蚀通孔、外延沟道、各向同性去除假栅层以实现垂直沟道的纳米线生物传感器的集成。本发明与传统的水平沟道结构相比，生物分子在溶液中进行布朗运动时对纳米线沟道表面的各个方向均产生随机碰撞，最终在纳米线表面产生更高的修饰密度。且本发明避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能；以及可以将沟长缩短至10nm以下，满足了对单个蛋白质或核酸分子的修饰要求。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。

公开(公告)号：CN106531681B

公开(公告)日：2019-04-02

申请号：CN201510578208.6

申请日：2015-09-11

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  樊捷闻 ,  张昊 ,  黄如

IPC: H01L21/762

Abstract: 本发明公开了一种实现集成电路中半导体器件隔离的方法，该方法结合热氧化与淀积技术，先形成半导体器件的有源区；然后填充高深宽比间隙形成窄STI隔离；最后再填充低深宽比间隙形成宽STI隔离。本发明的优点如下：无论对于微米尺度的间隙还是技术节点为亚45nm的高深宽比间隙，都具有优异的间隙填充能力，填充质量好，不会产生空洞和裂缝；填充速率快，且稳定可控；不存在HDP‑CVD对衬底的刻蚀损伤；对间隙的截面形貌没有依赖性；完全和体硅CMOS工艺相兼容，工艺简单，成本代价小。

公开(公告)号：CN106057664B

公开(公告)日：2019-04-02

申请号：CN201610603257.5

申请日：2016-07-27

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  张昊 ,  杨远程 ,  黄如

IPC: H01L21/3065 ,  H01L21/308 ,  H01L21/324

Abstract: 本发明公开了一种纳米尺度多晶硅线条的制备方法。本发明采用在衬底上形成非晶硅薄膜层，然后在非晶硅薄膜层上刻蚀出纳米尺度细线条，最后进行退火处理，再结晶得到高质量低内部缺陷的柱状多晶硅；本发明再结晶后得到的多晶硅的晶粒尺寸显著提高，内部缺陷减少，结晶效果好；再结晶后得到的多晶硅，由于晶粒间界更少，方块电阻下降，载流子迁移率提高，对提高多晶硅金属‑氧化物半导体场效应晶体管MOSFET的性能有积极效果；能够通过设计纳米尺度细线条的宽度来控制多晶硅的结晶大小，可控性和均匀性高；与体硅CMOS工艺完全相兼容，工艺简单，成本代价小，适用于三维集成。

公开(公告)号：CN106098783B

公开(公告)日：2019-01-29

申请号：CN201610694855.8

申请日：2016-08-19

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明提供一种低功耗鳍式场效应晶体管及其制备方法，属于超大规模集成电路制造技术领域。该场效应晶体管的侧壁沟道层厚度和顶部沟道层厚度均在10nm以下，且在远离顶栅控制的深体区形成了鳍型隔离条，本发明有利于器件沟长的进一步缩小，可有效提高器件的短沟道效应控制能力，减小了静态功耗。此外本发明器件源漏区是单晶有源岛，具有较小的源漏串联电阻，与传统的使用抬升源漏结构的鳍型场效应晶体管相比，不需要外延工艺抬升源漏,即可获得较高的开态电流。本发明与传统集成电路制造技术相兼容，工艺简单，成本代价小。