公开(公告)号：CN1162908C

公开(公告)日：2004-08-18

申请号：CN00100863.3

申请日：2000-02-15

Applicant: 卡西欧计算机株式会社

Inventor： 青木由隆 ,  三原一郎 ,  若林猛 ,  渡辺克己

IPC: H01L27/00 ,  H01L23/50 ,  H01L21/60

CPC classification number: H01L23/3114 ,  H01L23/5223 ,  H01L23/5225 ,  H01L23/5227 ,  H01L23/5228 ,  H01L23/525 ,  H01L2924/0002 ,  H01L2924/1423 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 一种半导体装置，包括：具有一电路元件形成区域和一连接垫的一半导体基底；通过插入的第一绝缘膜，设置在所述电路元件形成区域上的一阻挡层；通过插入的第二绝缘膜，设置在具有所述阻挡层的所述第一绝缘膜上，并被连接至所述连接垫的重布线；及设置在所述重布线上的一柱状电极。

公开(公告)号：CN1825590B

公开(公告)日：2010-09-29

申请号：CN200610008700.0

申请日：2006-02-21

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L27/04 ,  H01L21/822

CPC classification number: H01L2224/11 ,  H01L2924/14

Abstract: 本发明的半导体器件的制造方法中，适当地磨削硅衬底(1)的下表面侧。该情况下，在硅衬底(1)的下表面形成微细且锐角的凹凸(硅的结晶破坏层)。接着，利用湿法刻蚀，对硅衬底(1)的下表面进行台阶差1～5μm的粗糙面加工。接着，在硅衬底(1)的下表面形成由环氧类树脂等构成的保护膜(12)。该情况下，硅衬底(1)的下表面形成台阶差1～5μm的粗糙面，所以该粗糙面能够被保护膜12可靠地覆盖，在硅衬底的下表面不易产生损伤。

公开(公告)号：CN100452367C

公开(公告)日：2009-01-14

申请号：CN200510119959.8

申请日：2005-09-16

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L23/28 ,  H01L23/485 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L2224/11 ,  H01L2924/01011 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/014 ,  H01L2924/14

Abstract: 本发明提供一种芯片尺寸的半导体装置，其实质上包括：具有集成电路和连接焊盘(2)的半导体基板(1)；与上述连接焊盘(2)电连接的外部连接用电极(9)；设置在上述外部连接用电极(9)的周围的上述半导体基板(1)上的第一密封材料(10)，上述第一密封材料(10)中含有的Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下；和至少设置在上述半导体基板(1)的下表面及其周边侧面上的第二密封材料(12)，上述第二密封材料(12)中含有的Na离子、K离子、Ca离子和Cl离子的总杂质浓度在100ppm以上。

公开(公告)号：CN100397629C

公开(公告)日：2008-06-25

申请号：CN200480000058.0

申请日：2004-01-16

Applicant: 卡西欧计算机株式会社 ,  CMK株式会社

Inventor： 三原一郎 ,  若林猛 ,  城户利浩 ,  定别当裕康 ,  吉野裕 ,  影山信之 ,  河野大太 ,  吉泽润

IPC: H01L23/31 ,  H01L23/485

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/9222 ,  H01L2224/92244 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 一种半导体器件，包括至少一个半导体构件(3)，该半导体构件(3)具有形成在半导体衬底(5)上的多个连接焊盘(6)。绝缘部件(14、14A)设置在半导体构件(3)的一侧上。上部互连(17、54)具有连接焊盘部分，所述连接焊盘部分设置在对应上部互连的绝缘板件(14、41A)上并连接到半导体构件(3)的外部连接电极(12)上。

公开(公告)号：CN1607654A

公开(公告)日：2005-04-20

申请号：CN200410095151.6

申请日：2004-10-12

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L21/60

CPC classification number: H01L24/10 ,  G01R31/2863 ,  G01R31/2886 ,  H01L23/3114 ,  H01L24/13 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05569 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/13 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种在具备焊锡球的半导体器件中，不使探针与焊锡球接触即可进行预烧的制造方法。在晶片状态的半导体器件(1)上形成柱状电极(9)和密封膜(10)之后，使探针(23)与柱状电极(9)接触并进行预烧。接下来，在柱状电极(9)上形成焊锡球，并切割晶片状态的半导体基板(1)。结果是，可以防止由于探针(23)的接触而导致的焊锡球的不必要的变形。此外，即使焊锡球的高度上存在偏差，也可以进行预烧。

公开(公告)号：CN1160769C

公开(公告)日：2004-08-04

申请号：CN00100754.8

申请日：2000-02-03

Applicant: 卡西欧计算机株式会社

Inventor： 三原一郎 ,  桑原治

IPC: H01L21/60 ,  H01L21/56

CPC classification number: H01L21/56 ,  H01L2224/274 ,  H01L2924/10253 ,  Y10S438/942 ,  Y10S438/945 ,  H01L2924/00

Abstract: 一种封装具有凸电极的半导体器件的方法，利用印刷掩模和刮板，在硅衬底上形成树脂密封膜。刮板端梢部分的侧面基本上为V形，通过将刮板的端梢部分推到相邻凸电极间的间隙中进行印刷。结果，密封膜形成为在相邻凸电极间凹下，从而有助于凸电极的摆动运动。由此可知，在硅衬底安装到电路基片上后进行的温度循环试验中，凸电极可以吸收硅衬底和电路基片间热膨胀系数差造成的应力。

公开(公告)号：CN1264173A

公开(公告)日：2000-08-23

申请号：CN00100755.6

申请日：2000-02-03

Applicant: 卡西欧计算机株式会社

Inventor： 桑原治 ,  若林猛 ,  三原一郎

IPC: H01L23/28 ,  H01L21/56 ,  H01L21/60

Abstract: 一种半导体装置,包括:一半导体基片;在该半导体基片上形成的多个凸缘电极;及在相邻的凸缘电极之间的所述的半导体基片上形成的一密封膜,所述密封膜的一预定特性在其厚度方向上不同以使接近于该半导体基片的一部分中的该密封膜的特性比远离于该半导体基片的一部分中的该密封膜的特性更接近于该半导体基片的特性。

公开(公告)号：CN102263116A

公开(公告)日：2011-11-30

申请号：CN201110138732.3

申请日：2011-05-26

Applicant: 卡西欧计算机株式会社

Inventor： 三原一郎 ,  若林猛

IPC: H01L27/146 ,  G02B7/02 ,  H04N5/225

Abstract: 一种光传感器(1)，具有：位于半导体基板(2)的下表面的光电转换器件区域(3)以及连接焊盘(4)，并且具有：在半导体基板2之下经由绝缘膜(5、7)而连接到连接焊盘(3)的配线(9)，以及与该配线(9)相连的作为外部连接用电极的柱状电极(12)。结果，与在半导体基板(2)的上表面形成光电转换器件区域(3)以及与该光电转换器件区域(3)连接的连接焊盘(4)的情况相比，在半导体基板(2)不需要形成用于使连接焊盘(4)与配线(9)连接的贯通电极，从而能够减少工序数，并且能够在加工过程中不易受到制约。

公开(公告)号：CN101281908B

公开(公告)日：2011-06-29

申请号：CN200810100381.5

申请日：2008-02-26

Applicant: 卡西欧计算机株式会社

Inventor： 三原一郎

IPC: H01L27/04 ,  H01L27/08 ,  H01L23/482 ,  H01L23/522

CPC classification number: H01L23/645 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5227 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05569 ,  H01L2224/0557 ,  H01L2224/131 ,  H01L2924/0002 ,  H01L2924/19015 ,  H01L2924/014 ,  H01L2224/05552

Abstract: 本发明涉及半导体装置，在硅基板的上表面设置的第三上层绝缘膜上，设置多根布线、柱状电极、密封膜和焊球。在硅基板的下表面设置的衬底绝缘膜的下表面，设置螺旋形状的薄膜电感元件。薄膜电感元件的内端和外端通过在硅基板等上表面设置的上下导通部连接到布线。这种情况下，不必在形成有布线的第三上层绝缘膜的上表面确保薄膜电感元件形成区域，因此即使具有薄膜电感元件，也能够使第三上层绝缘膜的上表面形成的布线的布线不容易受到限制。

公开(公告)号：CN101569010B

公开(公告)日：2011-04-27

申请号：CN200880000824.1

申请日：2008-05-30

Applicant: 卡西欧计算机株式会社

Inventor： 水泽爱子 ,  冈田修 ,  若林猛 ,  三原一郎

IPC: H01L23/31 ,  H01L23/485 ,  H01L23/525

CPC classification number: H01L24/12 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/11 ,  H01L24/94 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05569 ,  H01L2224/1147 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/274 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2224/13099 ,  H01L2924/00014

Abstract: 一种半导体器件，包括其上除了其外围部分之外设置有结构部分(3)的半导体衬底(1)，还具有包括低介电性膜(4)和布线线路(5)的层叠结构，所述低介电性膜的相对介电常数为3.0或更低，其玻璃化温度为400℃或更高。在所述结构部分(3)上形成绝缘膜(9)。连接焊盘部分设置于所述绝缘膜(9)上并连接至所述层叠结构部分(3)的最上层布线线路(5)。凸块电极(13)设置于所述连接焊盘部分。由有机树脂制成的密封膜(14)设置于包围所述凸块电极(13)的绝缘膜(9)的一部分上。所述层叠结构部分(3)的侧表面被所述绝缘膜(9)和/或所述密封膜(14)覆盖。