-
公开(公告)号：CN113315506A
公开(公告)日：2021-08-27
申请号：CN202110494507.7
申请日：2021-05-07
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新氦类脑智能科技有限公司
IPC: H03K19/0185
Abstract: 本发明涉及一种相变存储器时序可重构布尔逻辑电路、方法及装置，其中电路包括相变存储单元和选通器件，所述相变存储单元的第一端与第一输入电极相连，第二端与所述选通器件的漏端相连，所述选通器件的源端与第二输入电极相连，栅端与控制端相连；通过控制所述第一输入电极、第二输入电极、控制端的输入信号以及所述相变存储单元的初始状态实现逻辑运算操作。本发明能够在单个相变存储单元中实现多种逻辑计算。
-
公开(公告)号：CN110619908B
公开(公告)日：2021-05-25
申请号：CN201910806731.8
申请日：2019-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触模块、突触阵列以及基于突触阵列的权重调节方法，通过控制突触模块中的一个开关管处于工作状态，另一个开关管处于非工作状态，进而调节突触模块中的一个忆阻器的电导，而不影响另一忆阻器的电导，实现快速调节突触权重的同时还可以减少操作过程中串扰。此外，还通过一忆阻器存储待存储数据包括的高位数据，另一忆阻器存储待存储数据包括的低位数据，扩展了忆阻器的突触分辨率。
-
公开(公告)号：CN112350728A
公开(公告)日：2021-02-09
申请号：CN202011178033.7
申请日：2020-10-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M1/46
Abstract: 本发明涉及一种减少电容阵列的逐次逼近型模数转换器，包括电容阵列、开关阵列、电压比较器和逻辑控制模块，所述电容阵列包括N个并联的电容，其中，第一个电容的容值为单位电容的容值C，所述第i个电容的电容的容值为2i‑2C，i≥2；所述开关阵列包括预比较开关，电容开关阵列和电压比较器参考电压开关；所述预比较开关在所述逻辑控制模块的控制下实现在采样阶段对输入电压信号的预比较；所述电容开关阵列在所述逻辑控制模块的控制下按照逐次逼近的逻辑实现采样、保持与电荷重分配的过程；所述电压比较器参考电压开关在所述逻辑控制模块的控制下实现所述电压比较器参考电压的选择。本发明还涉及上述模数转换器的工作方法。本发明可以减少电容阵列。
-
公开(公告)号：CN109903801A
公开(公告)日：2019-06-18
申请号：CN201910208832.5
申请日：2019-03-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C16/26
Abstract: 本发明提供一种相变存储器的数据读出电路及方法，包括：参考读电压产生电路、读电压预充电电路、目标相变存储单元、未选中相变存储单元、电压比较器电路；其中，所述参考读电压产生电路与所述电压比较器电路连接，所述读电压预充电电路与所述目标相变存储单元所在位线和所述未选中相变存储单元所在位线连接，所述目标相变存储单元与所述电压比较器电路连接，所述未选中相变存储单元与所述电压比较器电路连接，所述电压比较器电路与所述读电压预充电电路连接。本发明的相变存储器的数据读出电路及方法读出速度快、功耗低且误读率低。
-
公开(公告)号：CN118782120A
公开(公告)日：2024-10-15
申请号：CN202310396391.2
申请日：2023-04-04
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供了一种存储器编程方法和装置，该方法包括：对每个待编程的寻址单元进行预编程得到一个编程值，编程值为电导值或电阻值；若根据读操作，确定一个待编程的寻址单元当前的编程值不在对应的目标区间的范围内，则利用逐级迭代的第一电脉冲进行补偿编程，更新当前的编程值，其中，目标区间根据各待编程的寻址单元待编程到的电阻值、电导值或目标态中的一种确定，当前的编程值包括通过预编程得到的编程值，或，通过逐级迭代更新的编程值；若根据读操作，确定一个待编程的寻址单元当前的编程值在对应的目标区间的范围内，或，确定逐级迭代的次数达到预设上限，则完成编程。能够提高存储器编程的速度，降低功耗。
-
Patent Agency Ranking
公开(公告)号：CN113315506B
公开(公告)日：2024-04-05
申请号：CN202110494507.7
申请日：2021-05-07
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新氦类脑智能科技有限公司
IPC: H03K19/0185
Abstract: 本发明涉及一种相变存储器时序可重构布尔逻辑电路、方法及装置，其中电路包括相变存储单元和选通器件，所述相变存储单元的第一端与第一输入电极相连，第二端与所述选通器件的漏端相连，所述选通器件的源端与第二输入电极相连，栅端与控制端相连；通过控制所述第一输入电极、第二输入电极、控制端的输入信号以及所述相变存储单元的初始状态实现逻辑运算操作。本发明能够在单个相变存储单元中实现多种逻辑计算。
-
公开(公告)号：CN112350728B
公开(公告)日：2023-12-26
申请号：CN202011178033.7
申请日：2020-10-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M1/46
Abstract: 本发明涉及一种减少电容阵列的逐次逼近型模数转换器，包括电容阵列、开关阵列、电压比较器和逻辑控制模块，所述电容阵列包括N个并联的电容，其中，第一个电容的容值为单位电容的容值C，所述第i个电容的电容的容值为2i‑2C，i≥2；所述开关阵列包括预比较开关，电容开关阵列和电压比较器参考电压开关；所述预比较开关在所述逻辑控制模块的控制下实现在采样阶段对输入电压信号的预比较；所述电容开关阵列在所述逻辑控制模块的控制下按照逐次逼近的逻辑实现采样、保持与电荷重分配的过程；所述电压比较器参考电压开关在所述逻辑控制模块的控制下实现所述电压比较器参考电压的选择。本发明还涉及上述模数转换器的工作方法。本发明可以减少电容阵列。
-
公开(公告)号：CN109903805B
公开(公告)日：2021-08-20
申请号：CN201910139097.7
申请日：2019-02-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供的一种存储器片内自测试方法、装置和存储器，通过获取自测试信号后令所述存储器进入自测试状态；在所述存储器中寻找由一或多个连续无故障的所述存储单元构成的满足预设大小的存储区域作为无故障区域；对所述存储器的各存储单元进行测试并将存在故障的存储单元的故障信息存储到所述无故障区域；在自测试结束后将所述无故障区域存储的首地址输出到外部端口以供读取。本发明能够降低了测试成本，而且可以对存储器进行全速测试，增加了测试的故障覆盖率和测试效率，减小了测试的面积开销，能够更加方便及时地发现存储器的问题所在。
-
公开(公告)号：CN110619906B
公开(公告)日：2021-06-25
申请号：CN201910763063.5
申请日：2019-08-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供了一种多级相变存储器的读出电路及读出方法，涉及微电子技术领域，解决了传统方法无法读出多级相变存储单元存储的多位数据的技术问题。本发明提供的多级相变存储器的读出方法应用于存储有N位二进制数据的相变存储单元，读出方法按照由高位到低位的顺序逐位读取目标相变存储单元的N位二进制数据，读出方法包括N个阶段，第M阶段包括步骤：获取目标相变存储单元当前状态所对应的读电流；获取参考电流，其中，当M＝1时选择起始参考电流，当M>1时根据之前读出的数据位选择对应阶段的参考电流；比较读电流和对应阶段的参考电流，获得读出电压信号；处理读出电压信号，获得二进制数据的第N‑M+1位数据信号；其中，1≤M≤N。
-
公开(公告)号：CN110335636B
公开(公告)日：2021-04-02
申请号：CN201910605311.3
申请日：2019-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的多级存储读写方法及系统，包括：数据存储模块，包括多个存储数据的数据单元；参考模块，包括多个参考单元，2k‑1个参考单元对应1个数据单元，用于存储与存储的数据对应的参考信号，k为存储的数据比特；读出功能模块，在读取某一数据单元时将其对应的参考信号读出，并还原数据单元中储存的数据。本发明采用2T2R的结构作为基本单位进行数据存储，通过两个相变存储元件不同阻值的组合在一定程度上减少阻值漂移带来的影响，实现高密度存储；设置检纠错功能，通过检错、纠错提高相变存储器多值存储的可靠性；设置参考单元，通过参考单元计算还原存储的数据，实现高可靠性读取；同时降低检纠错的难度，进一步提高可靠性。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.045 seconds)
