公开(公告)号：CN102201404B

公开(公告)日：2013-03-27

申请号：CN201110124788.3

申请日：2011-05-16

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  夏超 ,  王中健 ,  俞跃辉 ,  何大伟 ,  徐大伟

IPC: H01L27/02 ,  H01L21/762

Abstract: 本发明公开了一种基于SOI的ESD保护器件及其制作方法。该ESD器件结构包括：SOI衬底，位于SOI衬底上的N阱区和P阱区，位于所述N阱区之上的阳极接触端以及位于所述P阱区之上的阴极接触端，其中，所述N阱区和P阱区之间形成横向的PN结，在所述PN结之上设有场氧区。本器件可以在ESD来临时，及时的泄放ESD电流，避免栅氧击穿或者大电流流入电路内部，造成电路损伤。可以通过调节器件参数来调整器件的触发电压和维持电压，使其可以用于不同内部电压的电路保护，避免功率局部集中。能够在HBM（人体模型）中实现抗ESD电压达到2KV以上，达到了目前人体模型的工业标准。

公开(公告)号：CN102184849B

公开(公告)日：2013-03-20

申请号：CN201110106410.0

申请日：2011-04-27

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  张有为 ,  徐大伟 ,  王中建 ,  夏超 ,  何大伟 ,  俞跃辉

IPC: H01L21/04 ,  H01L29/78

CPC classification number: H01L29/7781 ,  H01L29/1606 ,  H01L29/517

Abstract: 本发明提供一种石墨烯基场效应晶体管的制备方法，包括：提供半导体衬底，所述半导体衬底上具有石墨烯层，所述石墨烯层未经功能化处理；利用在所述石墨烯层表面物理吸附的水作为氧化剂与金属源反应生成金属氧化物薄膜，作为成核层；利用所述成核层，利用水作为氧化剂与铪源反应，在所述石墨烯层上生成HfO2栅介质层。相较于现有技术，本发明技术方案主要是利用物理吸附在石墨烯表面上的水作为氧化剂与金属源反应生成作为成核层的金属氧化物层，从而在后续采用原子层沉积工艺在石墨烯表面制备出均匀性和覆盖率较高的高质量HfO2栅介质薄膜，而不会在石墨烯晶格中引入会降低石墨烯基场效应晶体管性能的缺陷。

公开(公告)号：CN102969244A

公开(公告)日：2013-03-13

申请号：CN201210533291.1

申请日：2012-12-11

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  夏超 ,  王中健 ,  曹铎 ,  郑理 ,  贾婷婷 ,  俞跃辉

IPC: H01L21/331 ,  H01L29/739

Abstract: 本发明提供一种SJ-IGBT器件结构及其制作方法，包括以下步骤：提供一衬底；在该衬底上形成漂移区并在该漂移区预设源端和漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；自上述第一窗口向所述漂移区进行N型离子注入；退火，在该漂移区形成离子浓度呈线性增加的N型漂移区；提供一设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，P型柱区离漏极区有一定距离，退火后形成间隔的P柱和N柱；最后形成沟道、源区、漏区和栅区域。本发明使N柱的浓度从源端到漏端逐渐增加，消除漂移区剩余电荷，由于P柱离漏极有一定的距离，因此降低了漂移区电荷不平衡对器件性能的影响，提高可靠性。

公开(公告)号：CN102130176B

公开(公告)日：2012-11-14

申请号：CN201010619509.6

申请日：2010-12-31

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  王中健 ,  徐大伟 ,  夏超 ,  宋朝瑞 ,  俞跃辉

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

Abstract: 本发明公开了一种具有缓冲层的SOI超结LDMOS器件，该器件包括SOI衬底和位于所述SOI衬底之上的有源区；所述有源区包括：栅区、分别位于所述栅区两侧的源区和漏区、位于所述栅区之下的体区、位于所述体区与所述漏区之间的漂移区；所述漂移区包括横向超结结构和位于所述横向超结结构上方的缓冲层。本发明将缓冲层设于漂移区上方，可以缓解衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响，提高器件的击穿电压，并且使制作缓冲层时的掺杂深度大幅变浅，不仅降低了杂质的注入能量，而且更容易实现漂移区杂质的均匀分布，工艺难度大大降低。

公开(公告)号：CN101777564B

公开(公告)日：2011-06-15

申请号：CN200910200721.6

申请日：2009-12-24

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  俞跃辉 ,  肖德元 ,  王中健 ,  徐大朋

IPC: H01L27/12 ,  H01L29/78 ,  H01L29/41 ,  H01L21/84 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/1211 ,  H01L21/845

Abstract: 本发明公开了一种具有垂直栅结构的SOI CMOS器件，包括SOI衬底，以及生长在SOI衬底上的NMOS区和PMOS区，所述NMOS区和PMOS区共用一个垂直栅区，所述垂直栅区与NMOS区和PMOS区位于同一平面上，垂直栅区位于NMOS区和PMOS区之间；垂直栅区与NMOS区之间隔离有栅氧化层；垂直栅区与PMOS区之间隔离有栅氧化层。本发明占用面积小，版图层数少，工艺简单，敞开的体区能够完全避免传统SOI CMOS器件的浮体效应，并方便对寄生电阻、电容的测试。

公开(公告)号：CN101916779A

公开(公告)日：2010-12-15

申请号：CN201010231661.7

申请日：2010-07-20

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  王中健 ,  徐大伟 ,  宋朝瑞 ,  俞跃辉

IPC: H01L29/78 ,  H01L27/12 ,  H01L21/336 ,  H01L21/762 ,  H01L21/3205

Abstract: 本发明公开了一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，该结构包括底层硅膜，导电层，埋氧层，有源区，沟槽隔离结构，电极；底层硅膜位于该结构的最底层；导电层位于底层硅膜的上表面，包括电荷引导层和生长于电荷引导层的上、下表面的阻挡层；埋氧层位于导电层的上表面；有源区包括源区、沟道区、漏区、漂移区、位于沟道区上表面的栅区、位于栅区与沟道区之间的栅氧化层；漂移区由交替排布的n型柱区和p型柱区构成；沟槽隔离结构位于有源区周围；电极包括源极、栅极、漏极、从导电层引出的导电极。本发明可以将积聚在埋氧层下界面处的电荷释放，完全消除衬底辅助耗尽效应，提高器件的击穿电压。

公开(公告)号：CN101916730A

公开(公告)日：2010-12-15

申请号：CN201010234294.6

申请日：2010-07-22

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  王中健 ,  徐大伟 ,  宋朝瑞 ,  俞跃辉

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/36

CPC classification number: H01L29/7824 ,  H01L29/0634

Abstract: 本发明公开了一种具有线性缓冲层的SOI超结LDMOS制作方法，该方法通过计算缓冲层杂质浓度，制作缓冲层掺杂版图，从而利用离子注入制作出杂质在横向上近似线性分布的缓冲层，然后在制作有缓冲层的SOI衬底上外延单晶硅至器件所需厚度，在缓冲层旁形成p阱体区，随后在p阱体区上制作栅区、源区、体接触区，并在缓冲层上制作漂移区和漏区，使所述漂移区位于所述p阱体区与漏区之间。该制作方法通过在超结下面引入一层杂质浓度在横向上近似线性分布的缓冲层，补偿纵向电场的剩余电荷，进而可消除衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷分布的影响，提高器件击穿电压。

公开(公告)号：CN101764136A

公开(公告)日：2010-06-30

申请号：CN200910200719.9

申请日：2009-12-24

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  俞跃辉 ,  肖德元 ,  王中健 ,  徐大朋

IPC: H01L27/12 ,  H01L23/528 ,  H01L29/423

Abstract: 本发明公开了一种可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其由多个垂直栅SOI CMOS器件并列排布而成，其中相邻的垂直栅SOI CMOS器件的PMOS区与PMOS区相邻，NMOS区与NMOS区相邻；所有垂直栅SOICMOS器件的源区位于同一侧，漏区位于另一侧；所有垂直栅SOI CMOS器件的栅极从侧面引出形成叉指栅极。相邻的PMOS区共用一个体电极，相邻的NMOS区共用一个体电极，所有体电极并行相连形成叉指体电极。所有源区引出的源极并行连接形成叉指源极；所有漏区引出的漏极并行连接形成叉指漏极。本发明将多个CMOS器件的栅极通过叉指型拓扑结构并联起来，相当于提高了垂直栅SOI CMOS器件的等效栅宽，可以起到调节其沟道电流的目的。

公开(公告)号：CN1560925A

公开(公告)日：2005-01-05

申请号：CN200310108977.7

申请日：2004-02-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 杨文伟 ,  俞跃辉 ,  董业民 ,  程新红

IPC: H01L29/78 ,  H01L27/12 ,  H01L21/336 ,  H01L21/84

Abstract: 本发明提出了一种局部绝缘体上的硅(partial SOI)制作功率器件，一种横向扩散金属氧化物半导体晶体管(LDMOS)的结构及实现方法。这种局部SOI LDMOS器件的结构特征在于源端远离沟道区的下方无埋氧，有利于散热；源端和沟道区下方的埋氧是连续的而且具有同一厚度；漏端的埋氧与沟道区埋氧虽然连续，但是具有不同的厚度。这种结构克服了常规SOI器件的自热效应，而且提高了器件的击穿电压，降低了源漏电容，提高了器件的频率特性。

公开(公告)号：CN111739801B

公开(公告)日：2021-08-10

申请号：CN202010574731.2

申请日：2020-06-22

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 郑理 ,  游晋豪 ,  程新红 ,  俞跃辉

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/10 ,  H01L29/06

Abstract: 本发明涉及一种SOI基p‑GaN增强型GaN功率开关器件的制备方法，包括：栅介质生长；栅金属生长；刻蚀以制作栅电极；生长第一层钝化层；源漏区欧姆接触；离子注入；生长第二层钝化层；打开源漏窗口；第一深槽刻蚀，第二深槽刻蚀。该方法中p‑GaN带来的器件可控性、稳定性优势和SOI带来的器件单片隔离优势有助于实现GaN单片集成半桥电路，大大减少了寄生电感和die的面积，推动了功率开关器件的集成化和小型化。