公开(公告)号：CN112786692B

公开(公告)日：2024-06-21

申请号：CN202011202590.8

申请日：2020-11-02

Applicant: 三菱电机株式会社

Inventor： 田中香次 ,  上野隆二 ,  氏家正浩

IPC: H01L29/45 ,  H01L29/861 ,  H01L21/329

Abstract: 本发明的目的在于提供能够降低接通电压的半导体装置及其制造方法。本发明涉及的半导体装置具有：Si衬底(2)；p型阳极层(4)，其设置于Si衬底(2)的表面；阳极电极(5)，其设置于p型阳极层(4)之上；n型阴极层(6)以及p型阴极层(7)，它们在Si衬底(2)的背面以彼此相邻的方式设置；Al合金层(8)，其设置于n型阴极层(6)之上，包含Si；以及Al合金层(9)，其设置于p型阴极层(7)之上，包含Si，n型阴极层(6)的杂质浓度大于或等于1E19cm‑3，p型阴极层(7)的杂质浓度小于或等于n型阴极层(6)的杂质浓度的10％。

公开(公告)号：CN113678232A

公开(公告)日：2021-11-19

申请号：CN202080026015.9

申请日：2020-03-12

Applicant: 三菱电机株式会社

Inventor： 砂本昌利 ,  上野隆二 ,  川澄美纱子

IPC: H01L21/288 ,  C23C18/16 ,  C23C18/18 ,  C23C18/50 ,  C23C18/52 ,  H01L21/28

Abstract: 本发明为一种半导体装置，其具备：表背导通型半导体元件、在所述表背导通型半导体元件上形成的表侧电极、在所述表侧电极上形成的非电解含镍镀层、和在所述非电解含镍镀层上形成的非电解金镀层，在所述非电解含镍镀层的与所述非电解金镀层相接的一侧存在镍浓度低的层，并且所述镍浓度低的层的厚度比所述非电解金镀层的厚度薄。

公开(公告)号：CN111742395A

公开(公告)日：2020-10-02

申请号：CN201980012856.1

申请日：2019-02-01

Applicant: 三菱电机株式会社

Inventor： 砂本昌利 ,  上野隆二 ,  中村祥太郎

IPC: H01L21/3205 ,  C23C18/20 ,  C23C18/52 ,  H01L21/768 ,  H01L23/522

Abstract: 半导体元件，其为在具有表侧电极及背侧电极的表背导通型基板的至少单侧的电极上依次形成有第一电极及非电解镀层的半导体元件，上述第一电极含有比形成上述电极的金属贵的元素，上述电极形成有上述第一电极，上述第一电极的面积比形成有上述第一电极的所述电极的面积小。

公开(公告)号：CN113678232B

公开(公告)日：2024-08-23

申请号：CN202080026015.9

申请日：2020-03-12

Applicant: 三菱电机株式会社

Inventor： 砂本昌利 ,  上野隆二 ,  川澄美纱子

IPC: H01L21/288 ,  C23C18/16 ,  C23C18/18 ,  C23C18/50 ,  C23C18/52 ,  H01L21/28

Abstract: 本发明为一种半导体装置，其具备：表背导通型半导体元件、在所述表背导通型半导体元件上形成的表侧电极、在所述表侧电极上形成的非电解含镍镀层、和在所述非电解含镍镀层上形成的非电解金镀层，在所述非电解含镍镀层的与所述非电解金镀层相接的一侧存在镍浓度低的层，并且所述镍浓度低的层的厚度比所述非电解金镀层的厚度薄。

公开(公告)号：CN116888708A

公开(公告)日：2023-10-13

申请号：CN202280016917.3

申请日：2022-03-01

Applicant: 三菱电机株式会社

Inventor： 小田原雅司 ,  砂本昌利 ,  上野隆二 ,  中村祥太郎

IPC: H01L21/28

Abstract: 半导体元件具备：半导体芯片(1)；电极(4)，其设置于所述半导体芯片(1)的至少一个主面；第1接合用电极(6)，其设置于所述电极(4)上；以及第2接合用电极(7)，其设置于所述第1接合用电极(6)上，所述电极(4)在所述第1接合用电极(6)侧的表面具有凸部，在所述第1接合用电极(6)中，所述第2接合用电极(7)侧的表面平滑，在所述第2接合用电极(7)中，与所述第1接合用电极(6)相反的一侧的表面平滑。

公开(公告)号：CN110197799A

公开(公告)日：2019-09-03

申请号：CN201910128639.0

申请日：2019-02-21

Applicant: 三菱电机株式会社

Inventor： 上野隆二 ,  砂本昌利

IPC: H01L21/67 ,  H01L21/673 ,  H01L21/02

Abstract: 目的在于提供半导体制造装置，其在半导体晶片的被镀面使用无电解镀法形成膜厚的均匀性优异的镀膜。半导体制造装置在保持于能够对多个晶片进行保持的载体的各晶片所具有的被镀面形成镀膜，该半导体制造装置具有：整流机构，其包含设置有多个通孔的整流板，整流板与各晶片的被镀面相面对地保持于载体；浸渍槽，其储存用于形成镀膜的药液，对整流机构和多个晶片进行保持的载体浸渍于药液；以及驱动装置，其在将各晶片与多个通孔的相对位置关系保持为恒定的状态下，使浸渍于浸渍槽的载体摆动。

公开(公告)号：CN107431001A

公开(公告)日：2017-12-01

申请号：CN201680019663.5

申请日：2016-04-01

Applicant: 三菱电机株式会社

Inventor： 砂本昌利 ,  上野隆二

IPC: H01L21/288 ,  C23C18/16 ,  C23C18/36 ,  C23C18/42 ,  C23C18/52 ,  H01L21/52

Abstract: 本发明的半导体元件(1)在表面背面导通型基板(2)的表面侧电极(3a)以及背面侧电极(3b)上形成有非电解镍磷镀层(4)以及非电解镀金层(5)。表面侧电极(3a)以及背面侧电极(3b)包括铝或者铝合金。另外，形成于表面侧电极(3a)上的非电解镍磷镀层(4)的厚度相对于形成于背面侧电极(3b)上的非电解镍磷镀层(4)的厚度的比例是1.0以上且3.5以下。本发明的半导体元件(1)在通过钎焊安装时能够防止在焊料内部产生空孔。