公开(公告)号：CN112786692B

公开(公告)日：2024-06-21

申请号：CN202011202590.8

申请日：2020-11-02

Applicant: 三菱电机株式会社

Inventor： 田中香次 ,  上野隆二 ,  氏家正浩

IPC: H01L29/45 ,  H01L29/861 ,  H01L21/329

Abstract: 本发明的目的在于提供能够降低接通电压的半导体装置及其制造方法。本发明涉及的半导体装置具有：Si衬底(2)；p型阳极层(4)，其设置于Si衬底(2)的表面；阳极电极(5)，其设置于p型阳极层(4)之上；n型阴极层(6)以及p型阴极层(7)，它们在Si衬底(2)的背面以彼此相邻的方式设置；Al合金层(8)，其设置于n型阴极层(6)之上，包含Si；以及Al合金层(9)，其设置于p型阴极层(7)之上，包含Si，n型阴极层(6)的杂质浓度大于或等于1E19cm‑3，p型阴极层(7)的杂质浓度小于或等于n型阴极层(6)的杂质浓度的10％。

公开(公告)号：CN112786692A

公开(公告)日：2021-05-11

申请号：CN202011202590.8

申请日：2020-11-02

Applicant: 三菱电机株式会社

Inventor： 田中香次 ,  上野隆二 ,  氏家正浩

IPC: H01L29/45 ,  H01L29/861 ,  H01L21/329

Abstract: 本发明的目的在于提供能够降低接通电压的半导体装置及其制造方法。本发明涉及的半导体装置具有：Si衬底(2)；p型阳极层(4)，其设置于Si衬底(2)的表面；阳极电极(5)，其设置于p型阳极层(4)之上；n型阴极层(6)以及p型阴极层(7)，它们在Si衬底(2)的背面以彼此相邻的方式设置；Al合金层(8)，其设置于n型阴极层(6)之上，包含Si；以及Al合金层(9)，其设置于p型阴极层(7)之上，包含Si，n型阴极层(6)的杂质浓度大于或等于1E19cm‑3，p型阴极层(7)的杂质浓度小于或等于n型阴极层(6)的杂质浓度的10％。