公开(公告)号：CN112384877B

公开(公告)日：2024-05-28

申请号：CN201980046461.3

申请日：2019-06-24

Applicant: 三星电子株式会社

Inventor： 李尚俸 ,  金南亨 ,  金泰坤 ,  任基烈 ,  李在勳

IPC: G06F1/16 ,  B32B17/06 ,  C09D11/107

Abstract: 根据某些实施例的电子装置包括壳体、第一玻璃板、装饰层和保护层，其中，第一玻璃板联接到壳体并限定内部空间，第一玻璃板包括周边部分，周边部分包括形成玻璃板的边缘的第一、第二、第三、第四和第五表面，第一和第五表面基本上平行，并且第三表面基本上垂直于第一和第五表面；装饰层由第一材料形成，设置在第五表面的第一区域上，使得设置在第四表面和第一区域之间的第二区域未被装饰层覆盖；保护层由第二材料形成并且覆盖第二表面、第三表面、第四表面、第五表面的第二区域和装饰层的一部分。

公开(公告)号：CN113791987A

公开(公告)日：2021-12-14

申请号：CN202110081007.0

申请日：2021-01-21

Applicant: 三星电子株式会社

Inventor： 申院济 ,  金南亨 ,  金大正 ,  金度翰 ,  金旼秀 ,  徐德浩 ,  庾庸准 ,  李昌珉 ,  崔仁寿

IPC: G06F12/02

Abstract: 提供了一种用于访问存储器模块的方法。所述方法包括：对第一部分突发长度的第一数据进行编码以生成第一奇偶校验信息和第一循环冗余码；对第二部分突发长度的第二数据进行编码以生成第二奇偶校验信息和第二循环冗余码；将第一数据和第二数据写入第一存储器装置；以及将第一奇偶校验信息、第一循环冗余码、第二奇偶校验信息和第二循环冗余码写入第二存储器装置和第三存储器装置。

公开(公告)号：CN117546631A

公开(公告)日：2024-02-09

申请号：CN202280043116.6

申请日：2022-05-03

Applicant: 三星电子株式会社

Inventor： 金南亨 ,  尹正根 ,  任基烈 ,  许均 ,  洪淳珉

IPC: H10K59/10 ,  H10K59/12 ,  H10K59/131

Abstract: 根据本文件中公开的各种实施例，显示器和/或包括该显示器的电子装置可以包括：至少一个基板；至少一条信号线，其在基板的边缘处至少形成在基板的前表面、后表面和侧表面中的基板的侧表面上；以及印刷层，其在基板的边缘处形成为覆盖信号线的至少一部分，其中，印刷层被配置为是透明或半透明的，以便在视觉上将信号线的至少一部分暴露于外部。各种其它实施例也是可能的。

公开(公告)号：CN108062279B

公开(公告)日：2023-06-06

申请号：CN201711084768.1

申请日：2017-11-07

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 刘东勋 ,  金南亨 ,  安准焕 ,  崔起荣

IPC: G06F12/0806 ,  G06F12/0813 ,  G06F12/0842 ,  G06F12/0895

Abstract: 一种处理数据的方法，包括接收要被存储在来自与多个核心相对应的多个高速缓存组当中的第一群高速缓存组中的数据。该方法还包括，根据所接收的数据的写入强度来分割所接收的数据并发送所分割的数据到第一群高速缓存组，以及将所发送的数据的部分存储在来自第一群高速缓存组当中的第一高速缓存组中。

公开(公告)号：CN115878367A

公开(公告)日：2023-03-31

申请号：CN202211115689.3

申请日：2022-09-14

Applicant: 三星电子株式会社

Inventor： 金大正 ,  高兑京 ,  金南亨 ,  金度翰 ,  徐德浩 ,  李浩荣 ,  崔仁寿

IPC: G06F11/10 ,  G11C29/42

Abstract: 提供了一种存储器模块的操作方法和存储器控制器的操作方法，所述存储器控制器被配置为：控制包括多个存储器装置和至少一个纠错码(ECC)装置的存储器模块。所述存储器控制器的操作方法包括：基于读取命令和第一地址，读取包括存储在所述多个存储器装置中的用户数据和存储在所述至少一个ECC装置中的ECC数据的数据集；以及当用户数据的错误未基于ECC数据被纠正时，将不可纠正数据写入存储区域中，存储区域被包括在所述多个存储器装置和所述至少一个ECC装置中的每个中并且与第一地址对应。

公开(公告)号：CN115346566A

公开(公告)日：2022-11-15

申请号：CN202210030774.3

申请日：2022-01-12

Applicant: 三星电子株式会社

Inventor： 申院济 ,  金南亨 ,  金大正 ,  金度翰 ,  徐德浩 ,  崔仁寿

IPC: G11C7/10 ,  G11C8/08

Abstract: 本申请涉及主机、存储器模块及存储器装置的操作方法。一种具有多个存储器单元的存储器装置的操作方法，包括在命令/地址输入间隔期间接收包括部分写入使能信号(PWE)和多个掩码信号的部分写入命令。在接收到部分写入命令后，通过数据选通线接收数据选通信号。在数据输入间隔期间通过多个数据线与数据选通信号同步地接收数据。在数据写入间隔期间，响应于部分写入使能信号，基于多个掩码信号将数据的一部分储存在多个存储器单元中。

公开(公告)号：CN108062279A

公开(公告)日：2018-05-22

申请号：CN201711084768.1

申请日：2017-11-07

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 刘东勋 ,  金南亨 ,  安准焕 ,  崔起荣

IPC: G06F12/0806 ,  G06F12/0813 ,  G06F12/0842 ,  G06F12/0895

CPC classification number: G06F12/0893 ,  G06F1/324 ,  G06F1/3275 ,  G06F12/08 ,  G06F12/0848 ,  G06F12/0895 ,  G06F2212/225 ,  G06F2212/282 ,  G06F12/0806 ,  G06F12/0813 ,  G06F12/0842 ,  G06F2212/1016 ,  G06F2212/455

Abstract: 一种处理数据的方法，包括接收要被存储在来自与多个核心相对应的多个高速缓存组当中的第一群高速缓存组中的数据。该方法还包括，根据所接收的数据的写入强度来分割所接收的数据并发送所分割的数据到第一群高速缓存组，以及将所发送的数据的部分存储在来自第一群高速缓存组当中的第一高速缓存组中。

公开(公告)号：CN117457056A

公开(公告)日：2024-01-26

申请号：CN202310912103.4

申请日：2023-07-24

Applicant: 三星电子株式会社

Inventor： 金南亨 ,  金大正 ,  金度翰 ,  徐德浩 ,  宋在仁 ,  崔仁寿

IPC: G11C29/44

Abstract: 一种存储器系统，其包括存储器装置，所述存储器装置从主机接收包括封装后修复(PPR)命令的多个信号，其中所述存储器装置包括：存储器单元阵列，其包括连接到多条字线和多条位线的多个存储器单元、连接到一条或多条冗余字线和多条位线的多个冗余存储器单元、以及反熔丝存储器单元；以及PPR控制电路，其向主机发送对存储器单元阵列的缺陷存储器单元的PPR操作是否已经通过。

公开(公告)号：CN116069548A

公开(公告)日：2023-05-05

申请号：CN202211132879.6

申请日：2022-09-16

Applicant: 三星电子株式会社

Inventor： 徐德浩 ,  高兑京 ,  金南亨 ,  金大正 ,  金度翰 ,  李浩荣 ,  崔仁寿

IPC: G06F11/10 ,  G11C29/42

Abstract: 提供存储器装置、存储器模块和存储器控制器的操作方法。存储器装置包括：存储器单元阵列包括存储数据的正常区域和存储数据的奇偶校验位的奇偶校验区域；以及纠错码(ECC)引擎。ECC引擎被配置为基于第一数据和奇偶校验位确定第一数据中是否存在错误，并且响应于从存储器控制器接收到不纠正读取命令，输出处于第一数据中的错误位未被纠正的状态的第二数据。

公开(公告)号：CN114721981A

公开(公告)日：2022-07-08

申请号：CN202111545971.0

申请日：2021-12-16

Applicant: 三星电子株式会社

Inventor： 庾庸准 ,  金南亨 ,  金度翰 ,  金旼秀 ,  徐德浩 ,  申院济 ,  李昌珉 ,  丁日奎 ,  崔仁寿

IPC: G06F13/16 ,  G06F13/42

Abstract: 提供了一种包括具有改进的可靠性的存储器器件的半导体器件。所述半导体器件包括：至少一个数据引脚，被配置为传输数据信号；至少一个命令地址引脚，被配置为传输命令和地址；至少一个串行引脚，被配置为传输串行数据信号；以及处理电路，连接到所述至少一个数据引脚和所述至少一个串行引脚。所述处理电路被配置为通过至少一个数据引脚从外部接收数据信号，并且所述处理电路被配置为响应于所接收的数据信号而通过至少一个串行引脚输出串行数据信号。