-
公开(公告)号：CN101840732A
公开(公告)日：2010-09-22
申请号：CN201010144340.3
申请日：2010-03-22
Applicant: 三星电子株式会社
Inventor： 赵志虎
CPC classification number: G11C16/0416 , G11C16/3404 , G11C16/3409 , G11C16/344
Abstract: 通过选择多条全局位线中的一条，并且依次选择与选择的全局位线共同连接的多条局部位线以向存储单元提供编程电压，来对NOR闪速存储器件进行编程。
-
公开(公告)号：CN101174468A
公开(公告)日：2008-05-07
申请号：CN200710136402.4
申请日：2007-07-16
Applicant: 三星电子株式会社
Inventor： 赵志虎
IPC: G11C16/26
Abstract: 用于非易失性存储装置的数据读取方法包括多扇区擦除操作和写同时读(RWW)操作。在多扇区擦除操作中，顺序擦除待擦除的多个扇区。在RWW操作中，如果在执行多扇区擦除操作同时接收到指示读取待读取扇区的读取命令，那么读取待读取扇区中的数据。在RWW操作中，读取待读取扇区中的数据，所述待读取扇区属于包括其中数据已经擦除的擦除扇区的存储体。还公开了相关的存储装置。
-
公开(公告)号：CN1452176A
公开(公告)日：2003-10-29
申请号：CN03110370.7
申请日：2003-04-10
Applicant: 三星电子株式会社
IPC: G11C11/34 , G11C11/4076
CPC classification number: G11C8/18 , H03K5/082 , H03K5/1534
Abstract: 一种电路，包括：输入端，用于接收输入信号；延迟链，连接到输入端，用于延迟输入信号；以及电路结构，连接到输入端下游的延迟链，用于响应输入信号将电压提供给延迟链。
-
公开(公告)号：CN110310955B
公开(公告)日：2024-10-18
申请号：CN201811415269.0
申请日：2018-11-26
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种具有多个垂直沟道结构的三维(3D)存储器件。所述三维存储器件包括：第一存储块、第二存储块和位线。所述第一存储块包括在相对于衬底的表面的垂直方向上延伸的第一垂直沟道结构。所述第二存储块包括在所述垂直方向上位于所述第一垂直沟道结构上的第二垂直沟道结构，以及沿第一水平方向延伸并在所述垂直方向上偏移的第一串选择线和第二串选择线。所述位线在所述第一存储块与所述第二存储块之间沿所述第一水平方向延伸，并且由所述第一存储块和所述第二存储块共享。所述第二存储块可以包括都连接到所述位线和所述第一串选择线并且具有彼此不同的阈值电压的第一串选择晶体管和第二串选择晶体管。
-
公开(公告)号：CN116072189A
公开(公告)日：2023-05-05
申请号：CN202210980248.3
申请日：2022-08-16
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储装置包括存储块和控制电路。所述存储块包括多个单元串，其中，所述多个单元串中的每一个单元串包括在垂直方向上串联连接并设置在位线与公共源极线之间的串选择晶体管、多个存储单元和接地选择晶体管。所述控制电路在对目标存储单元的编程操作期间基于编程循环序数与参考序数的比较来调整施加到选定字线的通道晶体管的栅极的高电压的电平，使得所述高电压与施加到所述通道晶体管的漏极的编程电压之间的电压差在所述多个编程循环的至少一部分编程循环中不同。
-
Patent Agency Ranking
公开(公告)号：CN114373496A
公开(公告)日：2022-04-19
申请号：CN202111025381.5
申请日：2021-09-02
Applicant: 三星电子株式会社
Abstract: 公开了一种存储器装置。所述存储器装置包括：外围电路区域，包括第一基底和位于第一基底上的电路元件，电路元件的至少一部分提供源极驱动器；以及单元区域，包括在与第一基底的上表面垂直的第一方向上与外围电路区域堆叠的第二基底以及在与所述第二基底的上表面平行的第二方向上布置的单元块和虚设块。每个单元块包括交替地堆叠在第二基底上的栅电极层和绝缘层以及沿第一方向延伸以穿透栅电极层和绝缘层并连接到第二基底的沟道结构，虚设块之中的至少一个源极接触块包括位于第二基底上的第一虚设绝缘区域以及沿第一方向延伸、穿透第一虚设绝缘区域并连接到第二基底的源极接触件，并且源极接触件在单元区域的上部中通过金属布线连接到源极驱动器。
-
公开(公告)号：CN109979511A
公开(公告)日：2019-07-05
申请号：CN201811609370.X
申请日：2018-12-27
Applicant: 三星电子株式会社
Abstract: 公开了一种操作非易失性存储器装置的方法以及擦除数据的方法。一种操作存储器装置的方法包括：响应于指向多个子块内的选择的子块的擦除命令，对其中包括所述多个子块的存储器块内的至少一个牺牲子块执行数据读取操作。然后，对所述至少一个牺牲子块执行软编程操作。该软编程操作之后跟随着擦除所述多个子块内的选择的子块的操作。该擦除选择的子块的操作可包括：向存储器块在其上延伸的基底的体区域提供擦除电压，所述至少一个牺牲子块可被设置在选择的子块与基底之间。
-
公开(公告)号：CN108630275A
公开(公告)日：2018-10-09
申请号：CN201711419411.4
申请日：2017-12-25
Applicant: 三星电子株式会社
Abstract: 本发明提供一种非易失性存储器装置及其编程方法。提供一种执行多个编程循环的非易失性存储器装置的编程方法。所述多个编程循环中的至少一个编程循环包括：在第一间隔和第二间隔期间将选择的单元串的通道划分为第一侧通道和第二侧通道；在第一间隔期间，通过施加第一电平的串选择线电压来使选择的单元串的串选择晶体管截止，并升高第一侧通道的第一电压和第二侧通道的第二电压；在第二间隔期间，通过施加与第一电平不同的第二电平的串选择线电压来使串选择晶体管导通，并对与第一侧通道或第二侧通道对应的选择的存储器单元执行热载流子注入(HCI)编程操作。
-
公开(公告)号：CN1452176B
公开(公告)日：2012-05-23
申请号：CN03110370.7
申请日：2003-04-10
Applicant: 三星电子株式会社
IPC: G11C11/34 , G11C11/4076
CPC classification number: G11C8/18 , H03K5/082 , H03K5/1534
Abstract: 一种电路，包括：输入端，用于接收输入信号；延迟链，连接到输入端，用于延迟输入信号；以及电路结构，连接到输入端下游的延迟链，用于响应输入信号将电压提供给延迟链。
-
公开(公告)号：CN101174468B
公开(公告)日：2012-05-09
申请号：CN200710136402.4
申请日：2007-07-16
Applicant: 三星电子株式会社
Inventor： 赵志虎
IPC: G11C16/26
Abstract: 用于非易失性存储装置的数据读取方法包括多扇区擦除操作和写同时读(RWW)操作。在多扇区擦除操作中，顺序擦除待擦除的多个扇区。在RWW操作中，如果在执行多扇区擦除操作同时接收到指示读取待读取扇区的读取命令，那么读取待读取扇区中的数据。在RWW操作中，读取待读取扇区中的数据，所述待读取扇区属于包括其中数据已经擦除的擦除扇区的存储体。还公开了相关的存储装置。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.039 seconds)
