公开(公告)号：CN110854024A

公开(公告)日：2020-02-28

申请号：CN201910736542.8

申请日：2019-08-09

Applicant: 三星电子株式会社

Inventor： 秦正起 ,  崔朱逸 ,  郑泰和 ,  藤崎纯史

IPC: H01L21/48 ,  H01L23/488

Abstract: 公开了半导体装置及其制造方法。该方法包括：提供半导体衬底；在半导体衬底的顶表面上形成再分布线；和形成钝化层以覆盖半导体衬底的顶表面上的再分布线。形成再分布线包括：在半导体衬底的顶表面上形成再分布线的第一区段的第一阶段，以及在再分布线的第一区段上形成再分布线的第二区段的第二阶段。再分布线的第二区段的平均晶粒尺寸小于再分布线的第一区段的平均晶粒尺寸。

公开(公告)号：CN115706088A

公开(公告)日：2023-02-17

申请号：CN202210944734.X

申请日：2022-08-08

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  姜芸炳 ,  朴世哲 ,  尹孝镇 ,  郑泰和 ,  藤崎纯史

IPC: H01L23/538 ,  H01L23/488 ,  H01L23/367 ,  H01L23/544 ,  H01L21/60

Abstract: 一种半导体封装包括：半导体芯片，该半导体芯片包括围绕第一接合焊盘结构和第二接合焊盘结构中的每个的至少一部分的第二接合绝缘层，其中第一接合焊盘结构包括第一接触部分、第一接合焊盘以及设置在第一接合焊盘和第一接触部分之间并在第一方向上延伸的第一籽晶层，第二接合焊盘结构包括第二接触部分、第二接合焊盘以及设置在第二接合焊盘和第二接触部分之间并在第一方向上延伸的第二籽晶层，并且第二接合绝缘层与第一籽晶层和第二籽晶层以及第一接合焊盘和第二接合焊盘中的每个的侧表面接触。

公开(公告)号：CN110739290A

公开(公告)日：2020-01-31

申请号：CN201910633897.4

申请日：2019-07-15

Applicant: 三星电子株式会社

Inventor： 朴秀晶 ,  林东灿 ,  文光辰 ,  徐柱斌 ,  崔朱逸 ,  藤崎纯史

IPC: H01L23/498 ,  H01L23/538 ,  H01L21/48 ,  H01L21/768

Abstract: 提供了一种集成电路器件及其制造方法。集成电路器件包括：衬底；位于所述衬底上的接合焊盘；以及穿过所述衬底并连接到所述接合焊盘的贯穿通路结构。所述贯穿通路结构包括导电插塞、覆盖所述导电插塞的侧壁和下表面的第一导电阻挡层、以及覆盖所述第一导电阻挡层的侧壁的第二导电阻挡层。

公开(公告)号：CN110610913A

公开(公告)日：2019-12-24

申请号：CN201910508897.1

申请日：2019-06-13

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  文光辰 ,  朴秀晶 ,  徐柱斌 ,  安振镐 ,  林东灿 ,  藤崎纯史

IPC: H01L23/48

Abstract: 公开了一种半导体器件，所述半导体器件包括：导电图案，所述导电图案位于基板上；钝化层，所述钝化层位于所述基板上并包括部分地暴露所述导电图案的开口；以及焊盘结构，所述焊盘结构设置在所述钝化层上以及所述钝化层的所述开口中并连接到所述导电图案。所述焊盘结构包括填充所述钝化层的所述开口且宽度大于所述开口的宽度的第一金属层和位于所述第一金属层上的第二金属层。所述第一金属层在所述第一金属层的外壁处具有第一厚度，在所述钝化层的顶表面上具有第二厚度以及在所述导电图案的顶表面上具有第三厚度。所述第二厚度大于所述第一厚度，并且所述第三厚度大于所述第二厚度。

公开(公告)号：CN109962064A

公开(公告)日：2019-07-02

申请号：CN201811267757.1

申请日：2018-10-29

Applicant: 三星电子株式会社

Inventor： 千镇豪 ,  孙成旻 ,  全炯俊 ,  文光辰 ,  安振镐 ,  李镐珍 ,  藤崎纯史

IPC: H01L25/18 ,  H01L23/48 ,  H01L23/485 ,  H01L23/488 ,  H01L21/60

Abstract: 一种半导体装置及其制造方法，所述半导体装置包括：延伸穿过衬底的通孔电极结构；通孔电极结构上的再分布层；以及导电焊盘，该导电焊盘包括延伸穿过再分布层的贯穿部分以及贯穿部分上的突出部分，所述突出部分从再分布层的上表面突出，其中突出部分的上表面的中间区平坦，并且不比突出部分的上表面的边缘区更靠近衬底。