公开(公告)号：CN110060969B

公开(公告)日：2021-07-27

申请号：CN201910049167.X

申请日：2019-01-18

Applicant: 三星电子株式会社

Inventor： 申硕浩 ,  具本辉 ,  权慧卿 ,  金成镇 ,  金周东 ,  李在弼 ,  林东源

IPC: H01L23/485 ,  H01L23/488 ,  H01L21/60

Abstract: 一种半导体器件包括：半导体衬底，具有芯片区域和边缘区域；多个连接结构，提供在边缘区域的下绝缘层中并在第一方向上以第一间隔布置；覆盖连接结构的上绝缘层；以及多个再分配焊盘，设置在上绝缘层上并分别连接到连接结构。每个再分配焊盘包括提供在芯片区域上的焊盘部分。当在平面图中观看时，再分配焊盘的焊盘部分在与第一方向相交的第二方向上与连接结构间隔开第一距离。

公开(公告)号：CN110690192B

公开(公告)日：2024-12-20

申请号：CN201910603873.4

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 李周益 ,  金东完 ,  申硕浩 ,  韩正勳 ,  朴商五

IPC: H01L23/498 ,  H10B80/00

Abstract: 提供了一种半导体装置，所述半导体装置可以包括半导体基底和位于半导体基底上的连接基体柱。绝缘层可以位于半导体基底上，绝缘层可以包括位于绝缘层中的开口，连接基体柱穿过开口延伸，其中，绝缘层的限定开口的侧壁包括位于比连接基体柱的最上部分低的水平处的水平台阶。

公开(公告)号：CN110021581B

公开(公告)日：2024-07-12

申请号：CN201811387764.5

申请日：2018-11-20

Applicant: 三星电子株式会社

Inventor： 申硕浩

IPC: H01L23/528 ,  H10B12/00

Abstract: 一种半导体器件包括衬底，衬底包括沿第一方向布置的第一区域和第二区域。第一导电图案在第一区域中在第一方向上延伸。第二导电图案在第一区域中在第一方向上延伸。第二导电图案与第一导电图案间隔开。第一间隔物沿着第一导电图案的侧壁、第二导电图案的侧壁以及第一区域与第二区域之间的边界在第一导电图案与第二导电图案之间延伸。第一导电图案与第二区域之间的距离小于第二导电图案与第二区域之间的距离。

公开(公告)号：CN118076100A

公开(公告)日：2024-05-24

申请号：CN202311529661.9

申请日：2023-11-16

Applicant: 三星电子株式会社

Inventor： 金炅焕 ,  崔贤根 ,  金根楠 ,  朴硕汉 ,  申硕浩 ,  慎重赞 ,  李基硕 ,  李相昊 ,  郑文泳

IPC: H10B12/00 ,  H10B53/30 ,  H10B53/40

Abstract: 提供了一种半导体器件。该半导体器件包括：下结构，包括位线；单元半导体主体，在下结构上与位线竖直地重叠；外围半导体主体，在下结构上，包括设置在与单元半导体主体的至少一部分相同水平上的部分；以及外围栅极，在外围半导体主体上，其中，外围半导体主体包括具有第一宽度的下区域、以及在下区域上具有大于第一宽度的第二宽度的上区域。

公开(公告)号：CN117956790A

公开(公告)日：2024-04-30

申请号：CN202311391879.2

申请日：2023-10-25

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  赵银珠 ,  金根楠 ,  朴硕韩 ,  申硕浩 ,  慎重赞 ,  尹熙燦

IPC: H10B12/00

Abstract: 一种半导体存储器件可以包括：衬底，包括单元阵列区和连接区；位线，提供在衬底上并在第一方向上延伸；第一有源图案和第二有源图案，在每条位线上沿第一方向交替地布置；背栅电极，设置在第一有源图案和第二有源图案中的相邻的第一有源图案和第二有源图案之间，并在第二方向上延伸以与位线交叉；第一字线和第二字线，分别与第一有源图案和第二有源图案相邻设置并在第二方向上延伸；以及屏蔽导电图案，包括分别设置在位线中的相邻位线之间的线部分和共同连接到线部分的板部分。屏蔽导电图案的线部分在第一方向上的长度可以比位线在第一方向上的长度短。

公开(公告)号：CN114171520A

公开(公告)日：2022-03-11

申请号：CN202110938165.3

申请日：2021-08-16

Applicant: 三星电子株式会社

Inventor： 申硕浩 ,  姜泰逵 ,  姜秉茂 ,  慎重赞

IPC: H01L27/108

Abstract: 一种半导体存储器件包括：衬底；半导体图案，在所述衬底上在第一水平方向上延伸；位线，在所述衬底上在垂直于所述第一水平方向的第二水平方向上延伸，所述位线位于所述半导体图案的第一端；字线，在所述半导体图案的侧部在所述衬底上在垂直方向上延伸；电容器结构，位于所述半导体图案的在所述第一水平方向上与所述第一端相对的第二端，所述电容器结构包括连接到所述半导体图案的下电极、与所述下电极间隔开的上电极以及位于所述下电极和所述上电极之间的电容器电介质层；以及电容器接触层，位于所述半导体图案的所述第二端和所述下电极之间，并且包括与所述半导体图案接触的成对的凸表面。

公开(公告)号：CN110021581A

公开(公告)日：2019-07-16

申请号：CN201811387764.5

申请日：2018-11-20

Applicant: 三星电子株式会社

Inventor： 申硕浩

IPC: H01L23/528 ,  H01L27/108 ,  H01L21/8242

Abstract: 一种半导体器件包括衬底，衬底包括沿第一方向布置的第一区域和第二区域。第一导电图案在第一区域中在第一方向上延伸。第二导电图案在第一区域中在第一方向上延伸。第二导电图案与第一导电图案间隔开。第一间隔物沿着第一导电图案的侧壁、第二导电图案的侧壁以及第一区域与第二区域之间的边界在第一导电图案与第二导电图案之间延伸。第一导电图案与第二区域之间的距离小于第二导电图案与第二区域之间的距离。