公开(公告)号：CN111740012A

公开(公告)日：2020-10-02

申请号：CN202010219974.4

申请日：2020-03-25

Applicant: 三星电子株式会社

Inventor： 崔允荣 ,  林晟洙 ,  姜秉茂 ,  具省模 ,  朴世真 ,  裵珍宇

IPC: H01L49/02 ,  H01L27/108 ,  H01L21/8242

Abstract: 本发明提供了形成电容器的方法、形成半导体器件的方法、形成精细图案的方法和半导体器件，该半导体器件包括：晶体管，在包括第一区域和第二区域的半导体衬底上，并且具有栅极结构和杂质区域；第一层间绝缘膜，覆盖晶体管并且具有电连接到杂质区域的接触插塞；电容器，包括在第二区域中的第一层间绝缘膜上且电连接到接触插塞的下电极、覆盖下电极的表面的电介质膜、和在电介质膜上的上电极；以及支撑层，与下电极的上部侧表面接触以支撑下电极，并且延伸到第一区域，其中支撑层在第一区域和第二区域之间具有台阶。

公开(公告)号：CN114203715A

公开(公告)日：2022-03-18

申请号：CN202111060160.1

申请日：2021-09-10

Applicant: 三星电子株式会社

Inventor： 慎重赞 ,  姜秉茂 ,  韩相然

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 公开了一种三维(3D)半导体存储器件，其包括：堆叠结构，在半导体衬底上彼此间隔开，其中每个堆叠结构包括交替地堆叠在半导体衬底上的层间绝缘层和半导体图案；导电图案，提供在彼此垂直相邻的层间绝缘层之间，并连接到半导体图案；以及保护结构，在堆叠结构之间覆盖半导体衬底的顶表面，其中保护结构的顶表面位于层间绝缘层中的最下面的层间绝缘层的顶表面和底表面之间。

公开(公告)号：CN114171520A

公开(公告)日：2022-03-11

申请号：CN202110938165.3

申请日：2021-08-16

Applicant: 三星电子株式会社

Inventor： 申硕浩 ,  姜泰逵 ,  姜秉茂 ,  慎重赞

IPC: H01L27/108

Abstract: 一种半导体存储器件包括：衬底；半导体图案，在所述衬底上在第一水平方向上延伸；位线，在所述衬底上在垂直于所述第一水平方向的第二水平方向上延伸，所述位线位于所述半导体图案的第一端；字线，在所述半导体图案的侧部在所述衬底上在垂直方向上延伸；电容器结构，位于所述半导体图案的在所述第一水平方向上与所述第一端相对的第二端，所述电容器结构包括连接到所述半导体图案的下电极、与所述下电极间隔开的上电极以及位于所述下电极和所述上电极之间的电容器电介质层；以及电容器接触层，位于所述半导体图案的所述第二端和所述下电极之间，并且包括与所述半导体图案接触的成对的凸表面。