公开(公告)号：CN1614787A

公开(公告)日：2005-05-11

申请号：CN200410100545.6

申请日：2004-09-15

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  金龙泰

IPC: H01L29/788 ,  H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L21/28282 ,  H01L27/11568 ,  H01L29/4232 ,  H01L29/792

Abstract: 本发明涉及局部长度氮化物SONOS器件及其制造方法，其中提供一个局部长度氮化物浮栅结构，用于减少或避免氮化物浮栅中的横向电子迁移。该结构包括一个导致器件具有较低的阈值电压的薄栅氧化物。另外，局部长度氮化物层是自对准的，这避免氮化物的对准偏差，因此导致器件间阈值电压变化的减小。

公开(公告)号：CN1614768A

公开(公告)日：2005-05-11

申请号：CN200410092216.1

申请日：2004-11-03

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范

IPC: H01L21/8239 ,  H01L21/8247 ,  H01L29/78 ,  H01L27/105 ,  H01L27/115

CPC classification number: H01L29/7885 ,  H01L27/115 ,  H01L27/11521

Abstract: 一种分离栅极型非易失性存储器的制造方法，其中生成控制栅极通过自对准工艺实现。该方法包括：在衬底上生成栅绝缘膜和导电层；在导电层上生成掩模图案使导电层露出；选择氧化露出导电层生成栅间氧化膜；除掉栅间氧化膜间的掩模图案来限定第二开口；在第二开口内壁上生成隔层；掩模图案、隔层和栅间氧化膜作为刻蚀掩模刻蚀导电层，使栅绝缘膜露出限定第三开口；离子注入掺杂剂至第三开口中生成源区；填充第三开口生成绝缘膜塞；除掉掩模图案和隔层使绝缘膜塞侧面露出；栅间氧化膜作为刻蚀掩模干刻蚀导电层的露出表面，露出栅绝缘膜生成一对浮置栅；在浮置栅侧壁上生成隧道绝缘膜；应用自对准法在绝缘膜塞壁上生成隔层控制栅；和生成漏区。

公开(公告)号：CN101615597A

公开(公告)日：2009-12-30

申请号：CN200910139687.6

申请日：2006-07-20

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  韩晶昱 ,  李昌勋 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L21/8247 ,  H01L21/768 ,  H01L27/115

CPC classification number: H01L27/11524 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66825

Abstract: 本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。

公开(公告)号：CN100552978C

公开(公告)日：2009-10-21

申请号：CN200610009391.9

申请日：2006-03-07

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  尹胜范 ,  韩晶昱 ,  田喜锡 ,  崔容硕 ,  徐辅永 ,  权赫基

IPC: H01L29/788 ,  H01L29/40 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7885 ,  G11C16/0425 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42328

Abstract: 披露了分裂栅极存储单元及制造其阵列的方法，该存储单元包括：形成于半导体衬底中的第一和第二扩散区；在第一和第二扩散区之间形成于半导体衬底上的浮置栅电极，其中浮置栅电极的第一侧与所述第一扩散区的一部分重叠；在浮置栅电极的第二侧和第二扩散区之间形成于半导体衬底上的控制栅电极；设置于控制栅电极和浮置栅电极的第二侧之间的隧穿介质层；形成于半导体衬底中的第一扩散区上且与所述浮置栅电极的第一侧相邻的耦合栅电极；以及设置于耦合栅电极和浮置栅电极的第一侧之间的耦合介质层，其中耦合介质层的厚度小于隧穿介质层的厚度。这样的分裂栅极储存器件具有的架构提供增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。

公开(公告)号：CN100514605C

公开(公告)日：2009-07-15

申请号：CN200410092216.1

申请日：2004-11-03

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范

IPC: H01L21/8239 ,  H01L21/8247 ,  H01L29/78 ,  H01L27/105 ,  H01L27/115

CPC classification number: H01L29/7885 ,  H01L27/115 ,  H01L27/11521

Abstract: 一种分离栅极型非易失性存储器的制造方法，其中通过自对准工艺生成控制栅极。该方法包括：在衬底上生成栅绝缘膜和导电层；在导电层上生成掩模图案使导电层露出；选择氧化露出导电层生成栅间氧化膜；除掉栅间氧化膜间的掩模图案来限定第二开口；在第二开口侧壁上生成隔层；掩模图案、隔层和栅间氧化膜作为刻蚀掩模刻蚀导电层，使栅绝缘膜露出限定第三开口；离子注入掺杂剂至第三开口中生成源区；填充第三开口生成绝缘膜塞；除掉掩模图案和隔层使绝缘膜塞侧面露出；栅间氧化膜作为刻蚀掩模干刻蚀导电层的露出表面，露出栅绝缘膜生成一对浮置栅；在浮置栅侧壁上生成隧道绝缘膜；应用自对准法在绝缘膜塞侧壁上生成隔层控制栅；和生成漏区。

公开(公告)号：CN101377955A

公开(公告)日：2009-03-04

申请号：CN200810214917.6

申请日：2008-08-28

Applicant: 三星电子株式会社

Inventor： 李龙圭 ,  韩晶昱 ,  田喜锡 ,  文正护 ,  河成烨

IPC: G11C16/28 ,  G11C16/34 ,  G11C16/30 ,  G11C16/02 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0433 ,  G11C16/26 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529

Abstract: 本发明公开一种电可擦除可编程只读存储器(EEPROM)单元及其形成和读取方法。在读取EEPROM单元中的数据的方法中，用于读取的位线电压被施加到包括存储器晶体管和选择晶体管的EEPROM单元。第一电压被施加到存储器晶体管的感测线。大于第一电压的第二电压被施加到选择晶体管的字线。将通过EEPROM单元的电流与预定的参考电流对比，以读取存储在EEPROM单元中的数据。EEPROM单元的单元接通电流在擦除状态中会增加，单元中的数据可以被容易地区分。

公开(公告)号：CN100466232C

公开(公告)日：2009-03-04

申请号：CN200510068907.2

申请日：2005-04-27

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  金龙泰

IPC: H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11524 ,  H01L29/42324 ,  H01L29/66825

Abstract: 本发明公开了一种制造EEPROM单元的方法，该方法包括：在半导体衬底上生长第一氧化物层；在第一氧化物层上形成第一导电层；通过构图第一导电层和第一氧化物层形成第一导电图案和隧道氧化物层，隧道氧化物层位于第一导电图案下；在第一导电图案的侧壁上形成栅极氧化物层且在第一导电图案的两侧形成第二导电图案；通过电连接第一和第二导电图案形成浮动栅极的导电层；在浮动栅极的导电层上形成耦合氧化物层；在耦合氧化物层上形成第三导电层；和通过构图第三导电层、耦合氧化物层和浮动栅极的导电层形成彼此隔开的选择晶体管和控制晶体管，其中在隧道氧化物层上形成包括栅极叠层的选择晶体管，且控制晶体管包括栅极叠层。

公开(公告)号：CN1694243A

公开(公告)日：2005-11-09

申请号：CN200510068907.2

申请日：2005-04-27

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  金龙泰

IPC: H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11524 ,  H01L29/42324 ,  H01L29/66825

Abstract: 本发明公开了一种制造EEPROM单元的方法，该方法包括：在半导体衬底上生长第一氧化物层；在第一氧化物层上形成第一导电层；通过构图第一导电层和第一氧化物层形成第一导电图案和隧道氧化物层，隧道氧化物层位于第一导电图案下；在第一导电图案的侧壁上形成栅极氧化物层且在第一导电图案的两侧形成第二导电图案；通过电连接第一和第二导电图案形成浮动栅极的导电层；在浮动栅极的导电层上形成耦合氧化物层；在耦合氧化物层上形成第三导电层；和通过构图第三导电层、耦合氧化物层和浮动栅极的导电层形成彼此隔开的选择晶体管和控制晶体管，其中在隧道氧化物层上形成包括栅极叠层的选择晶体管，且控制晶体管包括栅极叠层。

公开(公告)号：CN101377955B

公开(公告)日：2013-03-06

申请号：CN200810214917.6

申请日：2008-08-28

Applicant: 三星电子株式会社

Inventor： 李龙圭 ,  韩晶昱 ,  田喜锡 ,  文正护 ,  河成烨

IPC: G11C16/28 ,  G11C16/34 ,  G11C16/30 ,  G11C16/02 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0433 ,  G11C16/26 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529

Abstract: 本发明公开一种电可擦除可编程只读存储器(EEPROM)单元及其形成和读取方法。在读取EEPROM单元中的数据的方法中，用于读取的位线电压被施加到包括存储器晶体管和选择晶体管的EEPROM单元。第一电压被施加到存储器晶体管的感测线。大于第一电压的第二电压被施加到选择晶体管的字线。将通过EEPROM单元的电流与预定的参考电流对比，以读取存储在EEPROM单元中的数据。EEPROM单元的单元接通电流在擦除状态中会增加，单元中的数据可以被容易地区分。

公开(公告)号：CN101174636A

公开(公告)日：2008-05-07

申请号：CN200710153194.9

申请日：2007-09-29

Applicant: 三星电子株式会社

Inventor： 李龙圭 ,  金荣浩 ,  千明照 ,  韩晶昱 ,  田喜锡

IPC: H01L27/115 ,  H01L23/522 ,  G11C16/02 ,  G11C16/10 ,  G11C16/08

CPC classification number: G11C16/0433 ,  G11C8/10 ,  G11C16/08 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11534

Abstract: 一种非易失性集成电路存储设备可以包括具有相同传导类型的第一电隔离阱和第二电隔离阱的半导体衬底。可以在第一阱上提供第一多个非易失性存储单元晶体管，并且可以在第二阱上提供第二多个非易失性存储单元晶体管。局部控制栅极线可以与第一多个非易失性存储单元晶体管和第二多个非易失性存储单元晶体管电耦接，并且组选择晶体管可以电耦接在局部控制栅极线和全局控制栅极线之间。更具体地说，组选择晶体管可被配置为响应于施加到该组选择晶体管栅极的组选择栅极信号而将局部控制栅极线和全局控制栅极线耦接和断开。还讨论了相关的方法和系统。