公开(公告)号：CN112151551B

公开(公告)日：2024-04-09

申请号：CN202010263662.3

申请日：2020-04-07

Applicant: 三星电子株式会社

Inventor： 千志成 ,  朴昞坤 ,  朴株院 ,  洪祥准 ,  林珍洙

IPC: H10B41/35 ,  H10B41/41 ,  H10B41/27

Abstract: 一种集成电路装置包括：具有单元区域和互连区域的衬底；以及在衬底上的第一堆叠结构和在第一堆叠结构上的第二堆叠结构，第一和第二堆叠结构中的每个包括在单元区域和互连区域中一个接一个交替地堆叠的绝缘层和字线结构，其中，在互连区域中，第一堆叠结构包括贯穿第一堆叠结构的第一虚设沟道孔，第二堆叠结构包括连通地连接到第一虚设沟道孔的第二虚设沟道孔，第二虚设沟道孔贯穿第二堆叠结构，第一虚设沟道孔的最上端的第一虚设上宽度大于第二虚设沟道孔的最上端的第二虚设上宽度。

公开(公告)号：CN110634874B

公开(公告)日：2024-01-30

申请号：CN201910525108.5

申请日：2019-06-18

Applicant: 三星电子株式会社

Inventor： 林根元 ,  洪祥准 ,  白石千

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27

Abstract: 一种三维半导体存储器件包括：衬底；电极结构，包括顺序地堆叠在衬底上的栅电极；源极结构，在电极结构和衬底之间；垂直半导体图案，穿过电极结构和源极结构；数据存储图案，在垂直半导体图案的每个和电极结构之间；以及公共源极图案，在源极结构和衬底之间。公共源极图案具有比源极结构低的电阻率，并且通过源极结构连接到垂直半导体图案。

公开(公告)号：CN109300901B

公开(公告)日：2023-11-07

申请号：CN201810825306.9

申请日：2018-07-25

Applicant: 三星电子株式会社

Inventor： 李秉一 ,  具池谋 ,  朴玄睦 ,  李晫 ,  车俊昊 ,  洪祥准

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/20 ,  H01L23/48 ,  H01L23/528

Abstract: 垂直存储器件包括在第一方向上彼此间隔开的栅极电极。该栅极电极中的每一个沿第二方向延伸。绝缘图案在相邻栅极电极之间沿第二方向延伸。沟道结构沿第一方向延伸。沟道结构延伸穿过栅极电极结构的至少一部分和绝缘图案结构的至少一部分。栅极电极结构包括在衬底上沿第一方向顺序地堆叠的至少一个第一栅极电极和多个第二栅极电极。第一绝缘图案的下表面和上表面沿着第一方向远离衬底的上表面弯曲。连接第一绝缘图案的下表面和上表面的侧壁相对于衬底的上表面倾斜。

公开(公告)号：CN112992914A

公开(公告)日：2021-06-18

申请号：CN202011221770.0

申请日：2020-11-05

Applicant: 三星电子株式会社

Inventor： 禹成妍 ,  洪祥准 ,  朴珍洙 ,  千志成

IPC: H01L27/11582 ,  H01L27/11548

Abstract: 本发明公开了一种半导体器件，该半导体器件包括：第一栅极堆叠，包括多个第一栅电极；第二栅极堆叠，布置在第一栅极堆叠上并包括多个第二栅电极；以及多个沟道结构，布置在穿透第一栅极堆叠和第二栅极堆叠的多个沟道孔中。每个沟道孔包括穿透第一栅极堆叠的第一沟道孔部分和穿透第二栅极堆叠的第二沟道孔部分，第一沟道孔部分的上端在第二方向上的第二宽度与其在第一方向上的第一宽度的比率小于第二沟道孔部分的上端在第二方向上的第四宽度与其在第一方向上的第三宽度的比率。

公开(公告)号：CN112151551A

公开(公告)日：2020-12-29

申请号：CN202010263662.3

申请日：2020-04-07

Applicant: 三星电子株式会社

Inventor： 千志成 ,  朴昞坤 ,  朴株院 ,  洪祥准 ,  林珍洙

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556

Abstract: 一种集成电路装置包括：具有单元区域和互连区域的衬底；以及在衬底上的第一堆叠结构和在第一堆叠结构上的第二堆叠结构，第一和第二堆叠结构中的每个包括在单元区域和互连区域中一个接一个交替地堆叠的绝缘层和字线结构，其中，在互连区域中，第一堆叠结构包括贯穿第一堆叠结构的第一虚设沟道孔，第二堆叠结构包括连通地连接到第一虚设沟道孔的第二虚设沟道孔，第二虚设沟道孔贯穿第二堆叠结构，第一虚设沟道孔的最上端的第一虚设上宽度大于第二虚设沟道孔的最上端的第二虚设上宽度。

公开(公告)号：CN109300901A

公开(公告)日：2019-02-01

申请号：CN201810825306.9

申请日：2018-07-25

Applicant: 三星电子株式会社

Inventor： 李秉一 ,  具池谋 ,  朴玄睦 ,  李晫 ,  车俊昊 ,  洪祥准

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11578 ,  H01L23/48 ,  H01L23/528

CPC classification number: H01L27/11582 ,  H01L27/1157 ,  H01L29/1037 ,  H01L29/4234 ,  H01L23/481 ,  H01L23/5283 ,  H01L27/11573 ,  H01L27/11578

Abstract: 垂直存储器件包括在第一方向上彼此间隔开的栅极电极。该栅极电极中的每一个沿第二方向延伸。绝缘图案在相邻栅极电极之间沿第二方向延伸。沟道结构沿第一方向延伸。沟道结构延伸穿过栅极电极结构的至少一部分和绝缘图案结构的至少一部分。栅极电极结构包括在衬底上沿第一方向顺序地堆叠的至少一个第一栅极电极和多个第二栅极电极。第一绝缘图案的下表面和上表面沿着第一方向远离衬底的上表面弯曲。连接第一绝缘图案的下表面和上表面的侧壁相对于衬底的上表面倾斜。