-
公开(公告)号：CN101252121A
公开(公告)日：2008-08-27
申请号：CN200710169121.9
申请日：2007-12-28
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L25/065 , H01L23/48
CPC classification number: H01L24/19 , H01L23/13 , H01L24/24 , H01L24/82 , H01L2221/68377 , H01L2224/04105 , H01L2224/05001 , H01L2224/05008 , H01L2224/05026 , H01L2224/05124 , H01L2224/05147 , H01L2224/05166 , H01L2224/05548 , H01L2224/05569 , H01L2224/13144 , H01L2224/13147 , H01L2224/18 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/15156 , H01L2924/15311 , H01L2924/18162 , H01L2924/18165 , H01L2924/30105 , H01L2924/3512 , H01L2224/05599
Abstract: 提供了一种堆叠封装及其制造方法。堆叠封装包括在其中插入具有键合衬垫的半导体芯片的至少一个或多个插入器，由于半导体芯片与半导体芯片插入的空腔之间的面积差而形成的互连端子槽，以及在互连端子槽中形成与键合衬垫连接的互连端子。在堆叠封装中，插入器彼此堆叠，并且互连端子相互连接，以使得一个或多个半导体芯片彼此堆叠并电连接。
-
公开(公告)号：CN111223829B
公开(公告)日：2025-05-06
申请号：CN201910729880.9
申请日：2019-08-08
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L23/498 , H10B80/00 , H01L21/60
Abstract: 一种半导体封装包括衬底封装基板、第一半导体芯片和第二半导体芯片。衬底封装基板包括设置有再分布层的再分布区域，多个竖直导电通道连接到所述再分布层，并且凹陷区域从所述再分布区域的上表面凹进。衬底封装基板还包括：转接板，在所述凹陷区域中，所述转接板包括基板、设置在所述基板的上表面处的多个上焊盘、以及分别连接到所述多个上焊盘以穿过所述基板的多个贯通电极。第一半导体芯片和第二半导体芯片安装在延伸区域和转接板上并且水平地彼此分开设置。从平面图的角度，所述转接板被设置为与所述第一半导体芯片和所述第二半导体芯片中的每一个的一部分重叠。
-
公开(公告)号：CN113782514A
公开(公告)日：2021-12-10
申请号：CN202110646815.7
申请日：2021-06-10
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L25/18
Abstract: 本发明公开了一种半导体封装，该半导体封装包括封装基板。中介件设置在封装基板上。中介件包括半导体基板、设置在半导体基板的上表面上并在其中具有多个布线的布线层、设置在布线层上并电连接到布线的重新分布布线焊盘、设置在重新分布布线焊盘上的接合焊盘、以及设置在布线层上并暴露接合焊盘的至少一部分的绝缘层图案，第一半导体器件和第二半导体器件设置在中介件上。第一半导体器件和第二半导体器件彼此间隔开并通过布线中的至少一个彼此电连接。
-
公开(公告)号：CN106876284B
公开(公告)日：2021-10-22
申请号：CN201611043189.8
申请日：2016-11-22
Applicant: 三星电子株式会社
IPC: H01L21/56 , H01L25/065
Abstract: 提供了半导体封装件及其制造方法。该半导体封装件包括上半导体芯片封装件、下半导体芯片封装件和置于封装件之间的重分配布线层图案。下封装件包括模制层，至少一个芯片嵌入模制层中，下封装件具有顶表面和倾斜的侧壁表面，重分配布线层图案沿顶表面和侧壁表面形成。上封装件和下封装件通过重分配布线层图案彼此电连接。第一封装件可由晶片级封装技术形成并可包括作为基底的重分配布线层、设置在重分配布线层上的半导体芯片以及其上设置有下封装件、重分配布线层图案和上封装件的模制层。
-
公开(公告)号：CN106548997B
公开(公告)日：2020-06-09
申请号：CN201610805906.X
申请日：2016-09-06
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L21/60
Abstract: 公开了一种电子器件和一种半导体器件。所述电子器件包括其上具有电气导电的接触焊盘的基底和在接触焊盘上的电气导电的连接端子。连接端子包括导电柱结构和在柱结构上延伸并且与柱结构的侧壁的突出部分接触的焊料层。柱结构可包括下柱层、在下柱层上的扩散阻挡层和在扩散阻挡层上的上柱层。在发明的一些附加实施例中，柱结构的侧壁的突出部分包括扩散阻挡层的上表面的最外侧部分。这可通过使扩散阻挡层的宽度当在横向剖面上观察时大于上柱层的宽度来获得。
-
Patent Agency Ranking
公开(公告)号：CN111223829A
公开(公告)日：2020-06-02
申请号：CN201910729880.9
申请日：2019-08-08
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L23/498 , H01L25/18 , H01L21/60
Abstract: 一种半导体封装包括衬底封装基板、第一半导体芯片和第二半导体芯片。衬底封装基板包括设置有再分布层的再分布区域，多个竖直导电通道连接到所述再分布层，并且凹陷区域从所述再分布区域的上表面凹进。衬底封装基板还包括：转接板，在所述凹陷区域中，所述转接板包括基板、设置在所述基板的上表面处的多个上焊盘、以及分别连接到所述多个上焊盘以穿过所述基板的多个贯通电极。第一半导体芯片和第二半导体芯片安装在延伸区域和转接板上并且水平地彼此分开设置。从平面图的角度，所述转接板被设置为与所述第一半导体芯片和所述第二半导体芯片中的每一个的一部分重叠。
-
公开(公告)号：CN106856194B
公开(公告)日：2019-05-31
申请号：CN201610900692.4
申请日：2016-10-17
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/488 , H01L23/482 , H01L21/60
Abstract: 提供了半导体芯片及其制造方法。可以提供一种半导体芯片，该半导体芯片包括：半导体器件层，包括焊盘区域和单元区域；多条最上布线，形成在半导体器件层上并以相等的距离布置在单元区域中；钝化层，形成在单元区域和焊盘区域中；多个热凸起，设置在钝化层上以与所述多条最上布线电绝缘。所述半导体器件层可以包括位于焊盘区域中的多个硅通孔(TSV)结构。所述多条最上布线可以沿一个方向平行延伸并具有相同的宽度。所述钝化层可以至少覆盖单元区域中的所述多条最上布线的顶表面并包括具有波浪形状的顶表面。
-
公开(公告)号：CN109087867A
公开(公告)日：2018-12-25
申请号：CN201810607736.3
申请日：2018-06-13
Applicant: 三星电子株式会社
IPC: H01L21/48 , H01L23/498
Abstract: 公开了半导体封装件及其制造方法。制造半导体封装件的方法包括在半导体器件的芯片焊盘上形成覆盖图案。半导体器件包括暴露芯片焊盘的一部分的钝化图案，覆盖图案覆盖芯片焊盘。所述方法还包括在覆盖图案上形成再分布层。形成再分布层的步骤包括：在覆盖图案和钝化图案上形成第一绝缘图案；通过对第一绝缘图案执行曝光工艺和显影工艺来在第一绝缘图案中形成第一开口，其中，所述第一开口暴露覆盖图案的一部分；以及在第一开口中形成再分布图案。
-
公开(公告)号：CN106935556A
公开(公告)日：2017-07-07
申请号：CN201611144425.5
申请日：2016-12-13
Applicant: 三星电子株式会社
IPC: H01L23/13 , H01L23/31 , H01L23/538 , H01L21/56
CPC classification number: H01L23/562 , H01L21/31058 , H01L21/565 , H01L21/568 , H01L23/3121 , H01L23/5386 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L24/32 , H01L24/73 , H01L24/96 , H01L24/97 , H01L2224/04105 , H01L2224/12105 , H01L2224/29147 , H01L2224/32225 , H01L2224/32245 , H01L2224/73267 , H01L2224/92244 , H01L2224/94 , H01L2224/97 , H01L2924/18162 , H01L2924/3511 , H01L2924/3512 , H01L2924/37001 , H01L2224/83 , H01L23/13 , H01L21/56 , H01L23/31 , H01L23/538
Abstract: 公开了一种半导体封装件。所述半导体封装件包括：堆叠结构；成型层，设置在堆叠结构的至少一个侧壁上；再分布线，电连接到堆叠结构；以及外部端子，电连接到再分布线。堆叠结构包括半导体芯片，半导体芯片具有有源表面和与有源表面相对的非有源表面。虚设基底设置在半导体芯片的非有源表面上。粘合层设置在虚设基底和半导体芯片之间。成型层包括与再分布线相邻的顶表面和与顶表面相对的底表面。通过成型层的底表面暴露虚设基底。
-
公开(公告)号：CN106856194A
公开(公告)日：2017-06-16
申请号：CN201610900692.4
申请日：2016-10-17
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/488 , H01L23/482 , H01L21/60
Abstract: 提供了半导体芯片及其制造方法。可以提供一种半导体芯片，该半导体芯片包括：半导体器件层，包括焊盘区域和单元区域；多条最上布线，形成在半导体器件层上并以相等的距离布置在单元区域中；钝化层，形成在单元区域和焊盘区域中；多个热凸起，设置在钝化层上以与所述多条最上布线电绝缘。所述半导体器件层可以包括位于焊盘区域中的多个硅通孔(TSV)结构。所述多条最上布线可以沿一个方向平行延伸并具有相同的宽度。所述钝化层可以至少覆盖单元区域中的所述多条最上布线的顶表面并包括具有波浪形状的顶表面。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.031 seconds)
