公开(公告)号：CN108573949A

公开(公告)日：2018-09-25

申请号：CN201810076683.7

申请日：2018-01-26

Applicant: 三星电子株式会社

Inventor： 金永培 ,  朴水贤 ,  安商燻 ,  李义福 ,  姜成进 ,  徐训硕 ,  吴赫祥 ,  李禹镇

IPC: H01L23/522 ,  H01L21/768

Abstract: 本申请涉及一种集成电路器件及其制造方法。一种集成电路(IC)器件包括具有下金属膜的下布线结构。下布线结构穿透设置在衬底之上的第一绝缘膜的至少一部分。IC器件还包括覆盖下金属膜的顶表面的盖层、覆盖该盖层的第二绝缘膜、穿透第二绝缘膜和盖层并电连接到下金属膜的上布线结构、以及设置在下金属膜与第二绝缘膜之间的空气间隙。空气间隙具有由盖层与上布线结构之间的距离限定的宽度。

公开(公告)号：CN117917771A

公开(公告)日：2024-04-23

申请号：CN202310952326.3

申请日：2023-07-31

Applicant: 三星电子株式会社

Inventor： 姜尚求 ,  刘禹炅 ,  姜盿材 ,  柳庚玟 ,  徐训硕 ,  李禹镇 ,  李浚採

IPC: H01L27/088 ,  H01L29/06 ,  H01L23/522 ,  H01L23/528

Abstract: 一种集成电路(IC)器件包括：衬底；一对鳍型有源区，从衬底突出，以在衬底上限定沟槽区，该鳍型有源区在第一横向方向上延伸；一对源/漏区，分别在鳍型有源区上；器件隔离膜，在沟槽区中，该器件隔离膜在竖直方向上与衬底分开；蚀刻停止结构，在衬底和器件隔离膜之间填充沟槽区的至少一部分；过孔电力轨，在该对鳍型有源区之间、以及在该对源/漏区之间，该过孔电力轨穿过蚀刻停止结构的至少一部分；以及背侧电力轨，穿过衬底，该背侧电力轨与过孔电力轨的一端接触。

公开(公告)号：CN108573916B

公开(公告)日：2023-04-18

申请号：CN201810124015.7

申请日：2018-02-07

Applicant: 三星电子株式会社

Inventor： 朴水贤 ,  金永培 ,  安商熏 ,  姜成进 ,  徐训硕 ,  吴赫祥 ,  李禹镇

IPC: H01L21/768

Abstract: 本公开提供了集成电路器件。一种集成电路器件包括金属膜和覆盖金属膜的顶表面的复合盖层。金属膜包含第一金属，并穿过形成在基板之上的绝缘膜的至少一部分。复合盖层包括覆盖金属膜的顶表面的导电合金盖层以及覆盖导电合金盖层的顶表面和绝缘膜的顶表面的绝缘盖层。导电合金盖层包含半导体元素和不同于第一金属的第二金属。绝缘盖层包含第三金属。

公开(公告)号：CN114864523A

公开(公告)日：2022-08-05

申请号：CN202111224272.6

申请日：2021-10-20

Applicant: 三星电子株式会社

Inventor： 金善培 ,  李禹镇 ,  崔承勋

IPC: H01L23/48 ,  H01L23/50 ,  H01L23/522 ,  H01L23/528 ,  H01L23/538 ,  H01L29/423

Abstract: 一种半导体器件，包括：衬底上的有源区；与有源区相交的栅极结构；位于有源区上且在栅极结构的侧表面处的源/漏极区；栅极结构与源/漏极区之间的栅极侧墙，栅极侧墙接触栅极结构的侧表面；连接到源/漏极区的下源/漏级接触插塞；栅极侧墙上的栅极隔离层，栅极隔离层的上端处于比栅极结构的上表面和下源/漏极接触插塞的上表面高的高度处；覆盖栅极结构、下源/漏级接触插塞和栅极隔离层的覆盖层；以及连接到下源/漏极接触插塞并延伸穿过覆盖层的上源/漏极接触插塞。

公开(公告)号：CN114121782A

公开(公告)日：2022-03-01

申请号：CN202110582170.5

申请日：2021-05-25

Applicant: 三星电子株式会社

Inventor： 申建旭 ,  安商熏 ,  李禹镇 ,  卞卿溵 ,  申定候 ,  申铉振 ,  李润姓

IPC: H01L21/768

Abstract: 提供形成互连结构的方法。所述方法包括：制备包括第一金属层和第一绝缘层的基板，在所述第一金属层上选择性地形成具有sp2键合结构的碳层，在所述第一绝缘层上选择性地形成第二绝缘层，形成第三绝缘层以覆盖所述第二绝缘层，和形成电连接至所述第一金属层的第二金属层。

公开(公告)号：CN110323204A

公开(公告)日：2019-10-11

申请号：CN201910198422.7

申请日：2019-03-15

Applicant: 三星电子株式会社

Inventor： 朴宰弘 ,  李禹镇

IPC: H01L23/532 ,  H01L21/768

Abstract: 提供了一种半导体器件，所述半导体器件包括：层间绝缘层，设置在基底上；第一金属布线和第二金属布线，设置在层间绝缘层中，第一金属布线和第二金属布线在第一方向上彼此分隔开，第一金属布线和第二金属布线在与第一方向垂直的第二方向上延伸；空气间隙，在第一金属布线和第二金属布线之间形成在层间绝缘层中，并且与第一金属布线的侧壁和第二金属布线的侧壁分隔开；以及覆盖层，设置在层间绝缘层上，覆盖层覆盖第一金属布线、第二金属布线和空气间隙，其中，空气间隙设置在第一方向上距第一金属布线第一距离处，并且设置在第一方向上距第二金属布线第二距离处，其中，第一距离和第二距离相等。

公开(公告)号：CN108573916A

公开(公告)日：2018-09-25

申请号：CN201810124015.7

申请日：2018-02-07

Applicant: 三星电子株式会社

Inventor： 朴水贤 ,  金永培 ,  安商熏 ,  姜成进 ,  徐训硕 ,  吴赫祥 ,  李禹镇

IPC: H01L21/768

Abstract: 本公开提供了集成电路器件。一种集成电路器件包括金属膜和覆盖金属膜的顶表面的复合盖层。金属膜包含第一金属，并穿过形成在基板之上的绝缘膜的至少一部分。复合盖层包括覆盖金属膜的顶表面的导电合金盖层以及覆盖导电合金盖层的顶表面和绝缘膜的顶表面的绝缘盖层。导电合金盖层包含半导体元素和不同于第一金属的第二金属。绝缘盖层包含第三金属。

公开(公告)号：CN105428308A

公开(公告)日：2016-03-23

申请号：CN201510522886.0

申请日：2015-08-24

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  李禹镇 ,  金钟三 ,  刘禹炅 ,  李荣祥 ,  许珉

IPC: H01L21/768

Abstract: 一种制造半导体器件的方法包括：在包括下图案的基板上顺序地形成层间绝缘层和包括第一开口的硬掩模图案；利用硬掩模图案在层间绝缘层中形成暴露下图案的沟槽；形成衬垫层，该衬垫层包括沿着沟槽的侧壁和底表面形成的第一部分以及沿着硬掩模图案的顶表面形成的第二部分；在沟槽中形成暴露衬垫层的第二部分的牺牲图案；利用牺牲图案去除衬垫层的第二部分和硬掩模图案；以及在去除硬掩模图案之后，去除牺牲图案以暴露衬垫层的第一部分。