-
-
公开(公告)号：CN112397645B
公开(公告)日：2024-12-24
申请号：CN202010284475.3
申请日：2020-04-13
Applicant: 三星电子株式会社
Abstract: 本公开提供了制造交叉点型半导体存储器件的方法。一种制造交叉点型半导体存储器件的方法包括：形成字线和单元堆叠，间隙在单元堆叠之间；在该间隙中形成下间隙填充绝缘体；在下间隙填充绝缘体上形成上间隙填充绝缘体；固化下间隙填充绝缘体和上间隙填充绝缘体以形成间隙填充绝缘体；以及在单元堆叠和间隙填充绝缘体上形成位线。下间隙填充工艺可以使用包括第一前驱体和第二前驱体的第一源气体执行，上间隙填充工艺可以使用包括第一前驱体和第二前驱体的第二源气体执行，在第一源气体中第一前驱体与第二前驱体的体积比可以大于15：1，在第二源气体中第一前驱体与第二前驱体的体积比可以小于15：1。
-
公开(公告)号：CN118368900A
公开(公告)日：2024-07-19
申请号：CN202311449990.2
申请日：2023-11-02
Applicant: 三星电子株式会社
Abstract: 提供一种半导体装置及其制造方法，该半导体装置包括：衬底；堆叠结构，其包括交替堆叠在衬底上的层间绝缘层和栅电极；沟道层，其在与衬底交叉的方向上延伸穿过堆叠结构；以及在栅电极和沟道层之间的栅极介电层，该栅极介电层包括顺序地在沟道层上的隧穿层、电荷存储层和阻挡层，其中，隧穿层包括含碳的含碳层，并且隧穿层定位成更靠近沟道层而不是更靠近电荷存储层。
-
公开(公告)号：CN118215301A
公开(公告)日：2024-06-18
申请号：CN202310902716.X
申请日：2023-07-21
Applicant: 三星电子株式会社
Abstract: 提供了垂直非易失性存储器件及其制造方法。所述垂直非易失性存储器件可以包括：模制结构，其包括第一绝缘图案及第二绝缘图案和第一栅电极；半导体图案，其在第一方向上延伸通过模制结构；第一电荷绝缘层，其位于第一绝缘图案与半导体图案之间；第二电荷绝缘层，其与第一电荷绝缘层间隔开并且位于第二绝缘图案与半导体图案之间；电荷存储层，其位于第一电荷绝缘层与第二电荷绝缘层之间并且位于第一栅电极与半导体图案之间；以及第一阻挡绝缘层，其位于第一栅电极与电荷存储层之间，并且第一栅电极在第一方向上的第一长度短于电荷存储层的与第一阻挡绝缘层接触的第一表面在第一方向上的第二长度。
-
公开(公告)号：CN117715432A
公开(公告)日：2024-03-15
申请号：CN202311159640.2
申请日：2023-09-08
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体器件和包括其的电子系统。该半导体器件包括：多个栅电极，在基板上在垂直方向上彼此间隔开；多个沟道结构，分别穿透多个栅电极并且在垂直方向上延伸，每个沟道结构包括沟道层和栅极绝缘层，沟道层具有第一氧化物半导体沟道层和第二氧化物半导体沟道层的堆叠结构，第一氧化物半导体沟道层和第二氧化物半导体沟道层具有不同导电性，栅极绝缘层设置在沟道层与所述多个栅电极中的每个之间；以及多条位线，设置在所述多个沟道结构上并且分别连接到所述多个沟道结构，栅极绝缘层、第一氧化物半导体沟道层和第二氧化物半导体沟道层被依次设置。
-
Patent Agency Ranking
公开(公告)号：CN117651413A
公开(公告)日：2024-03-05
申请号：CN202310980564.5
申请日：2023-08-04
Applicant: 三星电子株式会社
Abstract: 提供了一种制造半导体器件的方法，该方法包括：形成外围电路结构的操作，该外围电路结构包括衬底、衬底上的电路元件和电路元件上的互连。该方法包括：在外围电路结构上形成板层；通过在垂直于板层的上表面的第一方向上在板层上交替地堆叠牺牲层和层间绝缘层来形成初步堆叠结构；以及图案化初步堆叠结构以形成阶梯结构，以形成图案化的牺牲层和图案化的层间绝缘层。该方法包括：在图案化的层间绝缘层的暴露的表面上形成沉积抑制层；在图案化的牺牲层的暴露的表面上形成选择性沉积层；形成在第一方向上穿透初步堆叠结构并接触板层的沟道结构。
-
公开(公告)号：CN116017982A
公开(公告)日：2023-04-25
申请号：CN202211265544.1
申请日：2022-10-17
Applicant: 三星电子株式会社
Abstract: 提供了一种制造半导体装置的方法，所述方法包括：在下结构上形成堆叠且交替的层间绝缘层和牺牲层的模制结构；形成穿过模制结构的孔；通过从牺牲层的侧表面去除牺牲层的通过孔暴露的部分来分别在模制结构的牺牲层中形成凹陷区域；在每个凹陷区域中顺序地形成初始阻挡图案和电荷存储图案；在孔中顺序地形成隧穿层和沟道层；形成穿透模制结构的沟槽，使得沟槽以线形状延伸；去除由沟槽暴露的牺牲层，使得初始阻挡图案被暴露；以及在去除牺牲层之后氧化初始阻挡图案，从而形成阻挡图案。
-
公开(公告)号：CN115768125A
公开(公告)日：2023-03-07
申请号：CN202211037446.2
申请日：2022-08-26
Applicant: 三星电子株式会社
Abstract: 一种半导体器件和制造该半导体器件的方法。该方法可以包括：形成模制堆叠体，该模制堆叠体包括与多个牺牲层交替地布置的多个绝缘层；通过顺序地图案化模制堆叠体来形成初步焊盘部分；形成单元接触孔，该单元接触孔延伸穿过初步焊盘部分和牺牲层部分；通过横向扩展初步焊盘部分和牺牲层部分来形成第一延伸部分和多个第二延伸部分；在第一延伸部分中形成第一绝缘衬层和牺牲环图案；在第二延伸部分中形成氧化物衬层和绝缘环图案；在单元接触孔内形成牺牲插塞；以及用栅电极替换牺牲层，并且用焊盘部分替换初步焊盘部分、第一绝缘衬层和牺牲环图案。
-
公开(公告)号：CN112397440A
公开(公告)日：2021-02-23
申请号：CN202010805333.7
申请日：2020-08-12
Applicant: 三星电子株式会社
IPC: H01L21/762 , H01L21/02
Abstract: 提供用于制造包括低k介电材料层的半导体器件的方法，其包括在包括半导体衬底的下部结构上形成具有第一开口的第一图案结构。第一图案结构包括堆叠图案和覆盖堆叠图案的至少一个侧表面的第一间隔体层。包括SiOCH材料的第一能流动材料层形成在第一间隔体层上以填充第一开口并覆盖第一图案结构的上部部分。对第一能流动材料层进行包括将气态氨催化剂供应到第一能流动材料层中的第一固化工艺以形成包括水的第一固化材料层。对第一固化材料层进行第二固化工艺以形成第一低k介电材料层。将第一低k介电材料层平坦化以形成平坦化的第一低k介电材料层。
-
公开(公告)号：CN110858623A
公开(公告)日：2020-03-03
申请号：CN201910782346.4
申请日：2019-08-23
Applicant: 三星电子株式会社
IPC: H01L45/00
Abstract: 一种可变电阻存储器件可以包括：沿第一方向延伸的多条第一导线；沿第二方向延伸的多条第二导线；多个存储单元，相对于自上而下的视图，每个存储单元在第一导线中的相应一条与第二导线中的相应一条之间的各交叉点处，每个存储单元包括夹在顶部电极和底部电极之间的可变电阻结构和开关元件；和第一电介质层，填充存储单元的开关元件之间的空间。第一电介质层的顶表面设置在存储单元的顶部电极的底表面和顶表面之间。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.022 seconds)
